[参考译文] TPS63020：寻求有关减少 EN 输入抖动的提示

您好、Bryan、

我假设您将探针永久连接到 EN 引脚的解决方案是不可接受的:)。

如果是、请将原理图和 PCB 布局发送至：

lbs_request@list.ti.com

我将对其进行研究。 您不必向我们发送完整的原理图/布局、只需一小段 TPS63020周围的区域即可、理想情况下可在单独的图像中显示 PCB 层。 GND 布线可能不是最佳、连接探头接地会使其更好。

此外：

1. 您能更详细地描述锁存发生时和发生后的条件和顺序吗？ 是否在 EN 引脚信号的上升沿或下降沿发生？
2. 您能否在探测驱动 NMOS 的信号时重现此问题、如果是、向我们发送 VIN、VOUT 和驱动信号的示波器图？

此致、
密耳

Milos、

是的、我的老板不喜欢每个器件随附示波器的额外成本和尺寸。  )

我将使用其他信息来编译电子邮件。  您应该在今天下午看到它。

谢谢、

Bryan

Milos、

我最后在示波器上捕获了可疑的内容。  在中无法确认该准确的 EN 输入脉冲导致稳压器锁定、但我在 EN 引脚上看到的这种模式是一致的。  当它确实发生时、它通常会快速连续发生(在一秒内多次发生)。

我在 EN 引脚上有一个上拉电阻器。  高侧连接到 VINA (示波器上的通道2)、低侧(示波器上的通道1)连接到 EN 引脚和 NMOS 晶体管、在启用时将 EN 拉至 GND。  如您所见、EN 引脚将被拉低几百微秒。  当 NMOS 晶体管关断时、EN 引脚输入在上升回1.4V 之前向下反弹至-320mV。

您应该在上周申请的电子邮件地址收到了原理图和 PCB 布局。  您能否建议进行修改以消除负电压尖峰？  修复后、我们将努力防止 EN 引脚上的快速脉冲。

谢谢、

Bryan

您好、Bryan、

感谢提供的所有信息、很抱歉耽误您的时间。 我将深入了解这一点、并在一天结束时返回给您。

此致、
密耳

您好、Bryan、

感谢您的更新和详细解释、让您更容易理解您的电路。

无论如何、我还有一些其他意见、我将通过电子邮件直接发送这些意见。

此致、
密耳