• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 129 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] BQ40Z80：引脚20处于活动状态时的默认电平

admin
Guru**** 2609285 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/854510/bq40z80-default-level-when-pin20-is-active

器件型号：BQ40Z80

我们知道引脚20是一个例外，因此、当引脚20用作 PDSG 且器件决定打开预放电 PFET 时、默认输出电平是多少？ 是否可以在 Studio 中设置此级别？

  • 0
    TI__Guru**** 2609285 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Changhe

       我认为这是由数据闪存中 FET 选项寄存器中的 PDSG 位控制的、您可以 验证 这是否适用于手头的 EVM

  • 0
    TI__Guru**** 2609285 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [引用用户="Steven Yao"]

    大家好、Changhe

       我认为这是由数据闪存中 FET 选项寄存器中的 PDSG 位控制的、您可以 验证 这是否适用于手头的 EVM

    [/报价]

    你给了我  一个不相关的答案，如果没有明确的答案，你能让其他同事回答我的问题吗？ 我在这个问题上浪费了两篇文章。

  • 0
    TI__Guru**** 2609285 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Changhe、

    当引脚20用于 PDSG 时、如果按照先前博文中提到的技术参考手册(TRM)中所述配置极性、则引脚20为低电平有效。 正确配置后、引脚20为漏极开路、因此在 PDSG 关闭状态下、引脚20将被 PFET 栅极至源极电阻器拉高。 当引脚20上的 PDSG 被监测计拉低时。

  • 0
    TI__Guru**** 2609285 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Damian：

    非常感谢您的回答。