[参考译文] TLC59581：GCLK 计算和调整帧速率

尊敬的 David：

   是的。 对于以120 Hz 帧速率进行的16位、8扫描、GCLK 过高。

   您可以将 PWM 分辨率从8位配置为16位。  TLC59581可支持32路复用(maxium)、具体取决于 SRAM 的容量。

您好、Charles、

感谢您的回答！ SEL_GCLCK_EDGE 上 FC2位的使用情况如何？

这是否会让我们将 GCLK 周期的数量减半？

如果可能、我们希望在60fps 时获得8x 48阵列、您能不能澄清一下、我们最多只能支持32路多路复用是什么意思？

谢谢、

David

很高兴在这里、我可以更改 PWM 的分辨率。  但是、我看到的文档中没有一个说明、甚至没有说明如何做到这一点。  您能告诉我所需的信息吗？

尊敬的 David：

   如上所述 、TLC59581 可支持32路复用(maxium)、具体取决于 SRAM 的容量。

是的、我已经阅读了该文档。  这意味着我必须输出256* 8x8模式的257个 GCLK 块、不建议通过任何方法来减少此总数。  当然、我可以切换到7x9模式、但这并不能真正让我获得任何好处。  

我可能缺少一些东西、但我不知道是什么。  我尝试将 GCLK 频率降至16MHz。  我需要120fps x 8行 x 257 x 256、这是输出16位 PWM 所需的。  当然、我不需要16位、12位就可以了。  在数据表或您参考的文档中、我没有看到任何有关将输出降低到12位的文档。

那么、我输出257个 GCLK x 16个段的段、还是输出17个 GCLK x 256个段以获得12位？  我假设前者是257 x 256、以获得16位。

感谢您的澄清。

尊敬的 Thomas、David：

    还有其他问题吗？

就是这样： 使用 FC2位 SEL_GCLCK_EDGE 对所需的 GCLKS 数量有什么影响？ (我怀疑它会以某种方式将数字一分为二、因为它允许输出状态每时钟改变两次、但它会减少子周期的数量还是会在每个周期中改变所需的时钟？)

[引用用户="Charles-Chen "]

尊敬的 Thomas：

   如果 SEL_GCLK_EDGE=1、GCLK 的数量将减少到一半。

[/报价]

好的、感谢您提供这些信息。  现在进行后续操作：这会减少每个子段的 GCLK 周期数(即从257个减少到129个)还是减少子段数？