This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS1663:关断延迟

Guru**** 2540720 points
Other Parts Discussed in Thread: TPS1663

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/832215/tps1663-turn-off-delay

器件型号:TPS1663

您好、团队成员。

当仅将一个电阻器连接到 TPS1663输出(未连接电容器)时、

当 SHDN 引脚受控且 TPS1663输出关闭时、

输出不会立即变为0V、但电压会逐渐降至0V (如数据表的图28所示)

此延迟时间是否有规则或最大值?

此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    从关断变为低电平到 FET 关断存在 TSD (dly)(~1us)延迟。 但在输出端连接负载电阻后、输出放电至零后、实际输出电压将变为零。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Lokesh。

    我知道。 非常感谢您的帮助!

    此致。