This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/865994/tps54336a-duty-cycle
设计
当我们使用 TPS54336A 时、我们发现需要您的支持来对其进行分类的最短导通时间、关断时间令人困惑。
输入电压的90%- 90%、这意味着什么。
2.在 Vboot > 3V 之前、最小关闭值为0？ 这意味着 Vboot 可在低于3V 之前100%占空比、没错。
非常感谢
沈俊
您好！
1.将测试线路置于 SW 电压增加到 VIN 的90%或降低到0f VIN 的90%的时间点，
2.如果 Vboot 高于3V、高侧 FET 可始终导通以支持100%占空比。
肖恩
