[参考译文] TPS54525：输出电压未上升的原因

尊敬的赵

感谢你的答复。

除了输入电压缓慢上升之外、我认为这也是因为 PG 引脚连接到 Vout。

kΩ 表中指出、PG 引脚通过25-150k Ω 电阻器连接到 VREG5引脚。

此外、通过将 PG 引脚更改为通过100kΩ Ω 连接到 VREG5引脚、5V 的输出电压正常输出、输入电压如我的帖子中所述。

PG 引脚处理与该现象之间是否存在任何关系？

此外、当 PG 引脚连接到 VREG5并且连接到 Vout 时、输出电压的上升是否存在差异？

(我认为流入 PG 引脚的负载电流是相关的。)

此致、

是的、奥特伊

尊敬的赵

感谢你的答复。

我得到了您向我们的客户请求的波形。

(在这两个波形中、PG 引脚连接到 VREG 引脚、如以下电路所示。 PG 引脚和 VREG 引脚之间的电阻为

正在确认。)

每个波形代表以下引脚的电压波形。

CH1 (黄色)：VIN (12V)

通道2 (绿色)：输出电压(5V)

CH3 (蓝色)：PG

通道4 (紫色)：SW1

我检查了该波形、想了解以下内容。
1.确认以下波形后、除了 TPS54525 IC 内部控制电路启动的输入电压阈值(释放 UVLO 的电压值)外、还会考虑 TPS54525开始开关的输入电压阈值。
除了数据表中所述的 UVLO 版本的输入电压阈值之外、是否还有启动开关运行的输入电压阈值？
您能告诉我阈值是多少吗？

2、我们认为出现这种现象的原因是输入电压的上升缓慢、在 IC 内部的控制电路开始工作并启用 UVLO 后、目标电压值在指定时间内(1.4ms×1.7)内没有上升。  

然而、当检查波形时、A 波形中的输出电压似乎随着时间的推移而下降

启用 UVLO 时、输出电压是否有可能下降？

此外、我们还获得了放大② A 波形的数据。根据该波形中的开关波形计算了占空比和开关频率。
然后、在占空比中、输出电压 Vout = 5V 应由输入电压 Vin = 12V 生成、但实际输出电压为0V。
启用 UVLO 后、开关波形是否与以下波形类似？
此外、如果有其他因素导致 Vout = 0V、请告知我。

如果您有任何建议、请告诉我。

我们的客户希望尽快解决问题、因此我很乐意尽快得到回复。

此致、

是的、奥特伊

大家好、Ottey

第一。 否、 当 Vin > UVLO 上升阈值时、经过 特定延迟时间(几百微秒)后、IC 将开始开关。

2号和3号。 不能、 开关时、输出不可能下降至0V。

根据开关 波形、 占空比正常、输出不应降至0V、这很奇怪。

对于波形、我认为 IC 应该正常工作、您能否再次进行检查？ 我怀疑 您探测到错误的输出 点。

BTW、当输出异常时、PG 应处于低电平、因此我认为您探测到错误的 PG 点、您可能会探测 VREG5电压而不是 PG。

问题：

1. 对于 A 波形和 B 波形、 PG 是否会继续连接到 VREG5？

2、什么是 PG 上拉电阻？

对于 B 波形 、可以解释一下 、我认为 IC 触发输出 UVP、因此10ms 后、IC 应重试工作、您是否看到重试行为？  

附加测试：

1.能否使用快速电源测试电路板？

2.您是否尝试 过我在上一篇文章中建议的解决方法？

尊敬的赵：

感谢您的回复和建议。

我将回答您的一些问题、如下所示：
1.对于 A 波形和 B 波形、PG 是否会继续连接到 VREG5？
这是否意味着在 PG 引脚和 VREG5引脚连接的情况下测量 A 波形和 B 波形？
我们从客户那里得知、PG 引脚和 VREG5引脚已连接并进行测量。

2、什么是 PG 上拉电阻？
我们已经向客户确认了这一点。 例如、在 PG 引脚和 VREG5引脚之间将数据表中的25kΩ Ω 连接到150kΩ Ω 时、您认为波形是什么？

1.能否使用快速电源测试电路板？
我们的客户还在验证输入电压是如何上升的。 当输入电压在100ms 内从0V 升至12V 时、Vout 按预期输出5V。

有关其余问题、请咨询我们的客户。

此致、

是的、奥特伊