你(们)好
我在 TI 社区中发现了一些类似的问题、但仍有一些 问题。
类似问题： e2e.ti.com/.../598729中文
在我们的系统中、MCU 使用5V 电源、LP8860使用5V 来实现 VDD。 由于 LP8860使用 VDDIO/EN 作为数字基准、而 VDDIO/EN 是来自 MCU 的输入、因此我们面临以下条件：
MCU GPIO 输出最小值=0.7*5V、LP8860输出最小值=0.7*VDDIO/EN、在最坏的情况下、输出可低至0.49*0.5=0.25V、这低于 MCU H 电平阈值。
我们使用5V 上拉 LP8860输出：故障和 MISO (SPI 通信)、以确保 MCU 可以识别 H 电平
根据之前的答案：LP8860有一个内部 ESD 结构、在 FAULT 和 EN/VDDIO 之间形成体二极管、我猜也在 MISO 和 VDDIO/EN 之间。 因此、 当 VDD 电压 上升至5V 时、VDDIO/EN 也会上拉至特定值、而 MCU 输出仍然保持低电平。 如果我切断 MCU 和 VDDIO/EN 之间的连接、VDDIO/EN 会上升至2V 以上、这很明显高于使能阈值。
我的问题：
这 种意外上升的影响是什么？ 只有在 MCU 控制之前启用 LP8860、还是 整个系统存在其他风险？
2.我们使用60Hz VSYNC 信号作为外部时钟。 在数据表 中、它指出 VSYNC 必须在 VDDIO/EN 处于上电序列前有效。 但这种意外的上升会导致 LP8860在 VSYNC 之前启用。 长时间运行后、这是否会使 LP8860发生变化？
我们的原始序列是 VDD ON-VSYNC ON-VDDIO/EN ON-VBOOST ON-SPI 来命令 PWM 开启
现在、序列是 VDD 和 VDDIO/EN ON-VBOOST ON-VSYNC ON-SPI 来命令 PWM 开启。 系统在执行序列并通过电源循环测试后可以正常工作、但我不确定序列的变化是否会对产品寿命产生不良影响。
顺便说一下、VSYNC 是由 LVDS IC 生成的、有时 会由于与外部负载箱的连接不良而丢失。当 VDDIO/EN 打开时、它不能一直保持激活状态。 这也是一个风险、还是 LP8860在没有 VSYNC 信号的情况下根本不输出 PWM？
如何 改进 我们的设计、以使 意外上升的衰减？
谢谢
电路的粗糙图像：
