This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/808693/tps7a85a-about-the-test-condition-with-bias-voltage
你(们)好
我要检查的是什么。
关于 TPS7A85A 的压降规格[电气特性]、Vbias 的测试条件为 Vias = 5.0V。 图26显示了一个图。 它是 Vbias = 3.3V。 这只是一个不同的测试条件吗？ 此外、在 Vbias = 3.3V 或5.0V 时、图26中的图中是否没有显著变化？
注意事项
T Kishi
您好 Kishi-San、
您是对的、由于该器件的设计、图26所示的压降曲线在 Vbias = 3.3V 和5V 时几乎保持不变。
此致、 Jason Song
你好 Jason
感谢你的答复。
出于同样的目的提出另一个问题。
图23 24显示了压降电压与输入电压间的关系图(具有和不具有偏置) 当您得到该图时、条件是 Vin = Vout 吗？
图23和24未使用图中指定 Vout 条件。 对于这种类型的图、通常 FB 引脚短接至接地以使导通 FET 导通、并且强制从输出端灌入4A 电流。 同时、记录了输出上的电压。
此处测量了输出电压、Vin 和 Vout 之间的差值是图中记录的压降。
明白了吗？
