[参考译文] UCC2897A：主开关 MOS 管 VDS 波形问题。

您好、Jaden

我的理解是、与波形相对应的钳位电容器充电和放电不应用于水平线？
此外、当输出电流增加时、VDS 的振幅会抖动、电流越大、抖动越多。请问是什么原因导致了这种情况？

尊敬的 Tracy：

 主 FET 导通和 关断点处 VDS 的非水平线点 是由泄漏电感和 PCB 迹线寄生电感引起的。

当主 FET 关断时，漏电感器上方的初级峰值电流将导致 主 FET VDS 上出现相反的电压，但在导通点。

有一个 ZVS 导通、负电流很小。

我没有看到您提到的输出电流增加时 VDS 抖动的波形，但我想您是否丢失了 ZVS，主 FET 的硬开关会导致 VDS 出现尖峰。

谢谢。

尊敬的 Tracy：

您可以在 同一波形中捕获主 FET 的 Vgs 和 Vds 以及变压器初级绕组的电流。

如果在 Vgs 变为高电平之前存在负电流并且 Vds 已经谐振为零、则这意味着实现了 ZVS。

谢谢。

您好、Jaden

请查看我的波形并查看是否已实现 ZVS。 我觉得主开关 VDS 的上升沿有点奇怪、不知道原因是什么、根据原理应该是垂直向上。