This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/827381/implement-delay-matching
您好！
我对半桥/全桥应用中的双输入双隔离式驱动器感到困扰。
请告诉我如何改善输出偏斜。 此外、请告诉我如何实现 延迟匹配方法。
此致、
Jim
Jim、您好！
您能否共享设计原理图以供审核？
此外、您系统中隔离式栅极驱动器的器件型号是多少、以及您遇到的问题的详细信息是什么？
谢谢你。
-Mamadou
您好、Jim、
感谢您的提问。 我在高功率驱动器组的应用团队工作。
我们的双通道隔离式栅极驱动器具有出色的延迟匹配。 例如、UCC21540在 OUTA 和 OUTB 之间具有最大5ns 的延迟匹配。 这通常足以满足大多数使用半桥或全桥拓扑的电源系统的需求。
您是否在问如何使用我们的双通道隔离式栅极驱动器的死区时间(DT 引脚6)？ 请随时向我提供更多信息，我将尽力帮助您。
如果这回答了您的问题、您可以按绿色按钮吗？ 如果没有、请随时提出更多问题。
谢谢、此致、
John
我重点介绍 输出偏斜。
我希望输出 A 和 输出 B 之间的延迟 可以减小。
是否有任何方法 可以改进？(不要使用 死区时间)
输出 A 和输出 B 之间的延迟差已经很小、主要是由于每个输出芯片之间的芯片温度差。 降低 OUTA 和 OUTB 之间延迟差的最佳方法是确保每个输出之间的功率耗散大致相等、以便均衡每个裸片的结温。
如果您对您的问题有任何范围的照片或描述、请随意分享。
如果这回答了您的问题、您可以按绿色按钮吗？
谢谢、
