请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM5109A 当两个输入都处于低电平很长时间时、可能会出现未定义状态、我对此表示关注。 在这种情况下、我想知道 FET 或电路泄漏是否会略微将顶部栅极拉为正。 如果是、则栅极最终可能会充电到足够大的电压、从而略微增强 MOSFET、然后开始上拉图腾柱和 HS 的中点。 一旦 HS 高于 VDD、顶部驱动器就没有偏置、因此无法使 MOSFET 保持关闭状态。
一些栅极驱动器建议包含一个高值栅极-源极电阻器、以解决类似的情况。 我在数据表中看不到任何对此的引用。
我是否需要包括栅极-源极下拉电阻器来防止这种情况？
