[参考译文] TPS2663：在 OVP 或 UVLO 下 PGOOD 和 FLT 的运行。

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1175251/tps2663-operation-of-pgood-and-flt-under-ovp-or-uvlo

器件型号：TPS2663

各位专家：

在该查询中寻求您的指导：

请在以下条件下澄清 PGOOD 和 FLT 的操作。

为 IN 供电。
OVP 或 UVLO 保护会使内部 FET 保持关断状态、因此输出端不会通电。

PGOOD 和 FLT 状态是否可被信任、或者它们是否不能在 FET 关闭时工作？

澄清：我们计划不从输出 PGTH、而是从输入中获取应用、因为我们按照数据表10.3.2中的说明创建多路复用器、这意味着输出始终来自电源(VIN_MAIN 或 VIN_AUX)、我们需要知道输入是否存在。

此致、
阿尔基·A.

3 年多前

0 admin 3 年多前

TI__Guru**** 2589265 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Archie、

是的、可以通过从 In 侧获取 PGTH 来监控输入。

我对下面的问题没有理解。请详细说明一下吗？

PGOOD 和 FLT 状态是否可被信任、或者它们是否不能在 FET 关闭时工作？

此致、

Rakesh

0 admin 3 年多前

TI__Guru**** 2589265 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rakesh、

感谢您提供相关信息。

当内部 FET 由于 UVLO 或 OVP 保护而闭合时、PGOOD 和 FLT 是否会显示真实状态？当 FET 闭合时、它们(PGOOD 和 FLT 引脚)是否正常工作？我不知道这是如何被不同的要求的。

此致、
阿尔基·A.

0 admin 3 年多前

TI__Guru**** 2589265 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Archie、

是的、当 VIN 高于 UVLO 阈值且低于 OVP 保护阈值时、内部 FET 闭合。在这种情况下、PGOOD 和 FLT 引脚显示正确的状态

此致、

Rakesh

0 admin 3 年多前

TI__Guru**** 2589265 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Rakesh、

9.2功能方框图显示了 PGOOD 前面逻辑的"栅极增强型(HS_FET)"、并且当 OVP 或 UVLO 将 FET 保持闭合时、FET 不是"增强型"(即闭合)。那么、PGOOD 如何在没有适当的"栅极增强(HS_FET)"信号的情况下工作？即使在该方案中呈现、PGOOD 也会处于高电平、与在中未呈现时相同的高电平。如果从 IN 获取 PGTH 并且 OVP 或 UVLO 保持内部 FET 闭合、那么我们如何仅通过 PGOOD 信号了解 IN 的真实状态？无法信任 PGOOD。不是吗？如果不是、那么如何了解该图和"栅极增强(HS_FET)"状态？

谢谢你。

73、
阿尔基·A.

0 admin 3 年多前

TI__Guru**** 2589265 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Archie、

栅极增强(HS_FET)"信号必须为高电平才能使 PGOOD 达到高电平。

当 VIN 高于 UVLO 阈值且低于 OVP 保护阈值时、栅极增强型(HS_FET)"信号将为高电平

如果需要更多讨论、我们可以与客户进行简短的通话。

此致、

Rakesh

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS2663：在 OVP 或 UVLO 下 PGOOD 和 FLT 的运行。