[FAQ] [参考译文] [常见问题解答] BQ76952：启用预放电和预充电后、PDSG/PCHG 的默认输出是什么

1、2。 PCHG 和 PDSG 具有差分电压。  

启用 PCHG 和 PDSG 后、它们将拉至低于 BAT 或 LD 引脚电压较高者的8.4V 标称值。   这显示在您用红色圈出的行上方。  存在一些容差、如图所示。  例如：

• 如果 BAT 引脚为48.4V 且 LD 引脚为0V、则当 PDSG 打开时、PDSG 将下拉至比高电平或40V 低8.4V 的电压。  
  • 在这种情况下、串联 FET Pack 也将为0V、如果 PCHG 导通、则会下拉至40V。
• 如果 BAT 引脚为20V 且 PACK 引脚为58.4V、当 PCHG 接通时、PCHG 将下拉至比高电平或50V 低8.4V 的电压。
  • 在这种情况下、使用串联 FET 时、LD 将为58.4V、如果 PDSG 打开、TI 将下拉至50V。
• 由于该器件可支持并联 FET 路径、因此不适合合并2条规格线路。 采用并行路径配置、PACK 引脚为58.4V、BAT 引脚为48.4V、LD 引脚为0V：
  • 如果打开 PDSG、它将拉至低于 LD 或 BAT 中较高者或40V 的8.4V 电压。
  • 如果 PCHG 被打开、它将把8.4V 拉至 PACK 或 BAT 的较高者以下、或者拉至50V。

但是、PDSG 和 PCHG 无法拉至低于 VSS、因此当 最高电压低于8V 时、需要不同的规格行、这就是您圈出的规格行。   由于该器件由 BAT 引脚供电、并且建议的最小工作电压为4.7V、因此输出额定电压为该范围。  这里有几个限制、因此规范的描述变得复杂。 对于圈出的线：

• V (PCHG_ON)：
  • 在测试条件下：  
    • VPACK - VPCHG、 <<这是差分电压、将以最小值/典型值/最大值显示
    • 4.7V≤VPACK < 8V、<<这是此规格行的 PACK 引脚的电压范围。  
      • 如果较低、则不会进行预充电。
      • 如果较高、您将使用上面的行
    • VBAT ≥4.7V、 <<这会重新强制执行最小工作电压。  也许这可能有上限来指示何时使用上限规格、但下一条目所限定的除外：
    • VPACK > VBAT <<这表示电池组电压高于此线路要应用的 BAT。
  • 输出最小值/典型值/最大值是差分的、因此它显示了电池组电压- VPCHG。  如果他们选择将此条件描述为以 VSS 为基准的单端电压、则最小值为0、最大 值为0.5V。因此、引脚将降至0.5V 至 VSS 之间。
• V (PDSG_ON)：
  • 在测试条件下：  
    • VBAT - VPDSG、 <<这是差分电压、将以最小值/典型值/最大值显示
    • 4.7V≤VBAT < 8V、<<这是该 规格行中 BAT 引脚的电压范围。  
      • 如果较低、则低于最小工作电压
      • 如果较高、您将使用上面的行
    • VBAT ≥VLD、 <<这表示该 线路应用的 BAT 电压高于 LD、您将处于预放电状态。
  • 输出最小值/典型值/最大值是差分的、因此它显示了 BAT 电压- VPDSG。  如果他们选择将此条件描述为以 VSS 为基准的单端电压、则最小值为0、最大 值为0.5V。因此、引脚将降至0.5V 至 VSS 之间。

图片有时会有所帮助、请考虑以下最小 BAT 和降低 PACK 电压的示例：

禁用 PCHG 或 PDSG 时、它们是高阻抗、但具有内部电路。  当 PCHG 或 PDSG 连接(使用串联电阻器)到 具有 RGS 电阻器的 P 沟道 FET 的栅极时、RGS 电阻器将上拉引脚。  因此、如果您有一个40V 电池且 FET 处于关闭状态、它应上拉至大约39.5V、充电 FET 体二极管应低于电池电压。  但是、当您连接仪表进行测量时、您将得到一个带有 RGS 电阻器和仪表电阻的分压器。  因此、如果 RGS 为1M 且仪表为10M、您可能测量的值约为39.5 x 10/11 = 35.9V。  

如果您没有使用 PCHG 和 PDSG、它们在禁用时具有高阻抗、但内部电路会限制它们可以漂移的范围。  它们不应被拉至超过绝对最大值、如果您尝试将它们拉低、例如使用一个仪表、电压将被限制在大约"打开"的驱动电平、具体取决于下拉强度。  使用10M 仪表接地时、您通常仍然可以看到导通和关断之间的差异。 PCHG 和 PDSG 没有内部阻断二极管、如果您计划在外部下拉 FET 的栅极、则应在 IC 引脚上使用外部阻断二极管、以防止从引脚上拉电流。

BQ769x2常见问题解答主页链接