请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM5064 您好！
当打开电路板时、栅极引脚输出、MOSFET V1175导通。
UVLO 显示为高电平、OVLO 为低电平、MOSFET 上的电压为0.15V。 PG 具有10V 上拉电阻、电阻为5k Ω。
问题是 PG 显示低电平。
在什么情况下可以实现这一点？
请告诉我。
此致、
月亮
您好！
当打开电路板时、栅极引脚输出、MOSFET V1175导通。
UVLO 显示为高电平、OVLO 为低电平、MOSFET 上的电压为0.15V。 PG 具有10V 上拉电阻、电阻为5k Ω。
问题是 PG 显示低电平。
在什么情况下可以实现这一点？
请告诉我。
此致、
月亮
大家好、Moon、
感谢您与我们联系。 请共享完整的原理图。 我无法理解您原理图中的电源正常上拉电路。
请注意、实现电源正常的开漏 MOSFET 的源极连接到 VEE。 这需要特别注意电源正常上拉电路的实现。 需要使用隔离器。 请参阅 AN-2143 LM5064评估套件中的 EVM 原理图(修订版 B)。
