请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS7A49 主题中讨论的其他器件： TPS7A16
有什么想法吗？
在正常运行期间的某个点、LDO 会在零输出电压时锁存、从而导致整个 ct。 关闭
附加了原理图和屏幕截图。
您好、Kyle、
感谢您的快速回答！
如果您可以在试验电路板设置上重现此问题、那将非常好、我将为您提供我们的所有电路工作环境、因为我们可能在其中发挥作用。
关于您的问题、我想说我正在对真实产品和试验电路板进行实验 、昨天我们对试验电路板设置进行了如下检查：
我们为 LDO 的输入提供11.15V 电压、这是由实际产品 PWR 电源设计的、用于将电压降低到低于 Vout、我们发现 Vout 跟随 Vin (低于5Vin)、这是我所理解的、这是该芯片的正常行为。
但在(1V - 2.5V)之间、当我们尝试测试 LDO 内部的 UVLO cct 时、LDO 输出开始以不稳定的行为(低于其压降电压)进行切换、如果它将被锁定、 然后、只要电压超过 Vdropout (~2.5VDC)、LDO 就会再次跟随其输入。 我希望这已经回答了您的问题、但有一点我不确定您是否要将输入保持在其 Vdropout 以下并超过零以强制导通元件处于开关模式条件下的时间？ 我将再次尝试此测试并告知您。
昨天测试中的一张图显示(按顺序排列的 Vin、Ven、Vout 和 V@NR/SS 引脚)： 正如我们预期的那样、它的 SS 增加(CNR = 1uF)、但如果加电后负载稳定、保持软启动时间~1.5ms、我从未发现任何问题？
更多问题：
1-是否可以在 CNR 引脚上添加一个串联电容而不是一个电容(仅在一个电容泄漏会强制 VREF 变为零并关断 LDO 的情况下)？
2-该 LDO (TPS7A4901DGN)的压降是多少？ 为了使该芯片正常工作、需要为其留出多少良好的余量电压？
非常感谢 Kyle 的这种支持！
Marwan
马尔万
请在下面查看我对您的问题的解答：
1-是否可以在 CNR 引脚上添加一个串联电容而不是一个电容(仅在一个电容泄漏会强制 VREF 变为零并关断 LDO 的情况下)？ 将单个 CNR 电容器替换为多个串联电容器不会对器件造成任何问题。 如果您怀疑电路板上的电容器可能有大量泄漏、您还可以在 NR/SS 和 CNR 引脚之间添加一个电阻器(这是我的首选方法、 使用串联电容器时、由于没有到 GND 或任何其他电压/节点的直流路径、因此未明确定义电容器之间节点上的电压。
2-该 LDO (TPS7A4901DGN)的压降是多少？ 为了使该芯片正常工作、需要为其留出多少良好的余量电压？ 在150mA 的满负载下、此器件的压降电压额定值小于600mV。 您提到负载为1-5mA、因此使用下面我包含的典型 Vdo 与 Iout 图可能会更有帮助。 由此您可以看到、5mA 时的典型压降约为100mV。 只要输入电压>Vout +Vdo、器件就会正常工作、尽管 PSRR 会受到较低的余量电压(输入电压-Vout)的影响。 假设没有任何大的输入电压瞬变、并且您不需要/不想过滤输入电源中的大量噪声、我估计如果 Vin>5.25V、您应该可以正常工作(但您显然希望通过应用特定的测试来验证这一点。
关于您执行的测试、最好让 LDO 启动并达到其调节电压、然后执行使输入下降的测试、使其略低于调节电压(~4.5V)、然后快速恢复电源。 如果其上的边沿速率足够快、LDO 将在它们从压降中恢复时过冲。 我将一个快速时序图汇总在一起、以帮助您将测试和行为可视化。
此外、我还对 Vout=0V 的器件进行了思考。 您提到过这些应用在油田中、是否有可能在器件周围积聚其他颗粒的污垢并导致泄漏电流在器件引脚之间流动？ 如果这是可能的、正如我们在 NR/SS 引脚对外部泄漏敏感之前讨论的那样、如果 NR/SS 和 DNC 或任何 GND 节点之间存在泄漏或低电阻路径、则 LDO 的输出可能为0V。 请告诉我您的想法。
-Kyle
您好、Kyle、
我希望你能度过一个愉快的周末！
感谢您对我上次答复的回答。
正如您提到的在油田中使用我们的产品时、现在我还在仿真环境(环境测试)、湿度、湿度、温度、尝试在实验室中重现故障、我将很快给出结果。
我在示波器上附了一张图片、其中说明了 LDO 在将 Vin 降低至约4.25V、然后将该电压升高至11V 时的行为方式、这似乎是输出信号中的稳定生成、如果低于5.2V、则跟踪输入 (CH1 Vin、CH2 Vout)。
更多问题请：
1 - 如果 NR/SS 引脚接地小于-0.3且大于2V、则 LDO 的行为是什么；其次、该电压从内部 LDO 电路超过2V 的可能性有多大？
2 -您提到 NR/SS 对任何泄漏都非常敏感、您是否知道它的敏感程度(允许流过多少电流、然后在该值之后会对此芯片造成问题)？
谢谢 Kyle！
我很抱歉，我的回答很晚，因为我正尝试完成 这项 RCA。
到目前为止、在这个问题上已经做了一些开发、这可能会导致其他问题、请：
1- TPS7A49 LDO 进入锁定模式、如果 NR/SS 引脚泄漏到 EN 或 Vin 引脚/泄漏到 EN 或 Vin 引脚、则不发送输出电压(0V)。 在我们的设计中、路由在 NR 电容下方的 EN 引脚会在运行过程中的某个点导致泄漏、然后锁定此 LDO (随附原理图)、同时 TI 建议将 EN 引脚通过过孔连接到底层。
2 - 我的问题出现在这里、您知道这个 IC 具有 UVLO、热关断、电流限制。 该引脚(NR/SS)如何获得这些安全条件之一、例如、如果从 EN 或 Vin 引脚泄漏/泄漏、如何锁定 LDO 输出电压？ 很抱歉、我的问题似乎有点令人困惑、但我想重新表述它、并保留其原始内容、以便像其他客户那样对其进行更多解释。 那么、从 LDO 的内部电路中、NR/SS 和 EN 引脚之间的这种情况是否会使其变为0 Vout？ 我只想确保 TI 首先意识到这一点、其次、我要详细介绍这在内部是如何发生的(误差放大器或导通元件)。
3 - 并非所有故障 LDO 都发现 其输出电压有漂移、旨在提供4.96V 电压、而我们测量的电压为5.29V、甚至在 Vnr/ss、VFB 中相应增大。 您是否认为此故障会产生影响并导致该 LDO 漂移？ 其他设计使用相同的布局和元件、其容差可提供4.94V 电压、这是预期的、但我真的很担心有漂移的设计？
非常感谢 Kyle 的支持！
Marwan
