This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS40170-Q1:外部 FET 保护

Guru**** 1138100 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/605773/tps40170-q1-external-fet-protection

器件型号:TPS40170-Q1

你好

当我们选择外部 FET 时、是否需要添加双向齐纳二极管来保护高侧 FET 栅极-源极?

因为 我们尝试使用的 FET 的 VGS 最大额定 电压为+/- 20V 、这与您的 EVM 板使用的电压相同。 但 Vin 可高达60V、这意味着在 SW 节点中、在导通期间、电势将为60V、 而 HDRV 最大值约为8V。  它们 的电压差 约为52V、大于  高侧 FET 的 VGS 最大额定值。

低侧 FET。 我们是否还需要一些保护组件来保护它免受损坏?

(在您的 EVM 板中 没有此类保护。 且没有有关 FET 保护的相关注释)。

一些附加信息

输入电压:16-48V

输出电压:3.3V

Iout=8V

FSW=250kHz

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Chuan、

    当高侧 FET 导通时,Vgs 上的电压通常为8V。

    为了提供进一步的保护,您可以在高侧和低侧 FET 的 Vgs 之间使用10k 左右的下拉电阻。请将这些电阻尽可能靠近 FET 放置。

    此外,您可能还需要通过在 LDRV 和 HDRV 上添加串联电阻来降低导通和关断的速度。


    ----阿姆布雷什
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Ambreesh

    感谢您的回复。

    '当高侧 FET 导通时,Vgs 上的电压通常为8V。'
    您是否想详细介绍 Vgs 为什么通常是8V?

    --川
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    以下是我的意思:

    ----阿姆布雷什