团队、
我的客户在遇到问题时需要帮助：
即使 DSG_EN 输入为低电平、Q1 FET 也会立即导通。 当我们在之前的电路板上测量 DSG 引脚时、我们发现电压接近0伏、这正是我们在 FET 关断且 VPack 输出为零时所期望的电压。 在我们的电流板上、我们看到 DSG 引脚处于关断状态时~V_BATT 电压。 即使我们移除 R8电阻器、我们也会看到该电压。 如果 DSG 引脚在应关断时具有 V_BATT 电压、则由于栅极电压高于 VPack、某些电流仍会通过 Q1 FET 泄漏、直到 VPack 在 DSG 引脚的几伏(也称为栅极电压)范围内。 我们要确认 DSG 引脚处于关断状态时的状态、并了解为何在两个不同的电路板版本上看到两个不同的电压电平。 受测的电路板是我们汇编器的全新电路板。
请告诉我您的想法。
谢谢
Viktorija
Viktorija,
我们能够弄清为什么在 DSG 关闭状态方面、我们在下面的电路中遇到了问题。 由于主数据表仅显示方框图、我们不知道 PACK 引脚不仅用于将 PACKDIV 引脚的电池组电压传递到 PACKDIV 引脚。 我们的目标是将开关电池电压用作预充电运算放大器电路的一部分、如上所示。 昨天、我们通过 slua794找到了内部原理图 、其中显示了 DSG 引脚具有电压跟随器以及连接到 PACK 引脚的齐纳二极管、这些二极管在处于关断状态时会影响 DSG 引脚。 在之前的设计中、我们断开了 PACK 和 PACKDIV 引脚(我仍然不确定如何在 PACK 引脚悬空的情况下成功完成该设计)、 但在此设计中、我们将 PACK 引脚直接连接到电池电压、这说明了 DSG 引脚为何永远不会变为低电平并且始终接近电池电压。 我们能够对电路板进行修改、以断开该引脚与电池的连接并将其连接到电池组。 我认为这解决了我们在 DSG 关闭状态不变为零时看到的问题。 我强烈建议在主数据表中添加其他信息以指示 DSG 和 PACK 引脚之间的关系、因为在我们找到应用手册 slua794之前 、DSG 在 PACK 引脚方面的操作基本上没有解释。 主要数据表和功能图似乎建议此引脚的唯一功能是在 PMON_EN 为高电平时向 PACKDIV 引脚提供一个内部开关。
此致、
