你(们)好
我的客户使用 TPS38600监控 FPGA、原理图如下所示、 最近我们发现、如果 WDI 保持低电平或高电平、WDO 将不会重置 MR 并保持高电平、因此无论 WDI 是否具有、WDO 都无法正常工作、所以我想知道您是否可以查看原理图并给我们一些意见。
在数据表方框图中、WDI 连接到 RESET1、但数据表中未进行说明。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Randy、
要通过 WDT 超时来复位处理器、可以使用连线 OR 和 TPS386000选项将 WDO 与 RESET1结合使用。 对于看门狗计时器超时导致 RESET1置位的传统应用、请将 WDO 连接到 MR;有关连接、请参阅图35;有关时序图、请参阅图6和图7。 通过将/MR 连接到/WDO、当 WDI 导致/WDO 触发、进而导致器件复位时、器件通过内部锁存电路保持状态。 要清除此超时状态、需要将 RESET1复位或复位、这意味着需要向 MR 发送负脉冲、SENSE1电压低于 VITN 或 VDD 断电。
WDI 不应连接到 RESET1。 客户是否在其应用中将 WDI 连接到 RESET1?
Michael
你(们)好,Michael
感谢您的评论。
我今天测试了电路板、发现 MR/还有一个3.3V 输入、它是22欧姆、所以 WDO/和 MR/应该是低电平、但是22欧姆上拉电阻太小、影响了下拉。 波形如下所示:CH1是 WDO/MR/、CH2是 RESET1。
因此、我将输入电阻器更改为3k、然后 RESET1实际上是600ms 重置 FPGA、但 WDO/和 MR/始终处于高电平。 我认为 WDO/和 MR/应该与 RESET1相同、对吧? 但看门狗计时器超时时时、TPS38600似乎在内部复位。 波形如下:CH1为 RESET1、CH2为 WDO/和 MR/
因此、我想知道您能否根据上述测试给出一些意见、谢谢。
Randy、
TPS386000提供开漏复位输出。 当/RESET 未被置为有效或 RESET 被置为有效时、必须使用上拉电阻器将这些线路保持在高电平。 上拉电阻器不应小于 kΩ Ω、以确保输出晶体管的安全运行。 通过使用有线或逻辑、复位的任何组合都可以合并为一个逻辑信号、但如果为每个复位输出使用单独的上拉电阻器、则电阻器的值应相似。
在原理图中、R22是/MR 上拉电阻器、看起来是47k Ω、这很好。 但您的示波器捕获表明/MR 和/WDO 的下拉强度不够强。 您能否确认上拉电阻器值?
Michael
你(们)好,Michael
它们有两个用于 MR/的输入、一个是 WDO/上拉47k 至 MR/、另一个是逻辑3.3V、串联22ohm 电阻连接至 MR/、因此22ohm 实际上对于上拉来说太小了。 这是我提到的第一个波形、这是因为 MR/不能被复位、所以看门狗功能有点被禁用。
然后我将这个22欧姆更改为3k、看门狗定时器现在还不错、但正如您看到的第二个波形、复位时间似乎太长、与您提到的数据表有关、并且 RESET1/或 WDO/在超时时时时不会变低。 它似乎是在内部重置 RESET1/、而不是在外部重置。
是否有任何不清楚的地方? 谢谢。