• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 354 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM3475：前沿消隐时间与 SW 节点过冲/下冲之间的关系

admin
Guru**** 2328790 points
Other Parts Discussed in Thread: LM3475
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/597040/lm3475-relationship-between-leading-edge-blanking-time-and-sw-node-over-undershoot

器件型号：LM3475

你(们)好。

当我使用 lm3475测试了 pmlk 时、我在 SW 节点中没有看到任何过冲/下冲。

您想告诉我原因吗？ 因为 Q1的缓慢上升或关断速率、或者其他原因。

有人告诉我前沿消隐时间会减弱过冲或下冲、这是正确的吗？

谢谢、

东宝

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    东宝
    是的、前沿消隐将减少过冲。 通常、当使用同步 FET 时、内部体二极管的反向恢复时间也比您测试的此板上使用的肖特基二极管要短得多。 Q1 PFET 电容在此板上也很低。 所有这些因素都会影响 SW 引脚波形、而不会产生尖峰。 还要检查示波器设置的带宽。 更高带宽的示波器将更容易地显示尖峰。

    此致、
    Mathew
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mathew、

    前沿消隐时间为180ns、而 SW 电压的上升时间仅约为60ns。
    您能否解释前沿消隐时间如何减少过冲？

    此致、
    东宝
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    开关的前沿消隐和上升时间是独立的。 开关的上升时间发生在消隐周期之后。 栅极驱动强度和 FET 电容决定了上升时间。 使用低电容 FET 和快速栅极驱动信号将导致振铃。 在这种情况下、其较低的栅极驱动强度和 FET 内部栅极电阻也很高、从而降低了上升时间。
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    从我个人的角度来看、前缘消隐时间用于避免开关期间意外触发、意外触发将增加过冲、因此、前缘消隐时间有助于间接减少过冲。 同时、减缓上升时间并减小 Q1 PFET 电容会直接降低过冲。
    是这样吗？
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、没错。

    此致、
    Mathew