This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS40140:TPS40140启动时序问题

Guru**** 2358370 points
Other Parts Discussed in Thread: TPS40140
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/635333/tps40140-tps40140-start-up-timing-questions

器件型号:TPS40140

您好!

我的客户一直在使用 TPS40140、并且此器件存在时序问题。 以下是一些与 TPS40140相关的问题、需要加以澄清。 客户以两相模式使用它。

1.当 UVLO_cex 被拉至低电平时应关断 VREG、对吗?

2. VREG 建立和 SS 斜升之间的延迟是多少? 是固定时间还是  变量?  

3.客户发现 VREG 上升和软启动上升之间的变化在 VREG 下降至零之前启用 TPS40140时发生。 有人能帮您解释原因吗?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paull、

    当 UVLO_CE1和 UVLO_CE2均拉低时、VREG 关闭。 如果 UVLO_CE1或 UVLO_CE2均为高电平、则 VREG 将导通。

    2.延迟时间未在规格表中列出。 它可能会有所不同。

    3.如何测量延迟时间? 从"VREG 达到5V"更改为"跟踪引脚电压开始从0V 上升"?
    您的客户能否提供一些波形并将其发送至以下电子邮件地址?
     
     
     
    谢谢