[参考译文] LMG5200：在我的 LMG5200中以3MHz 的频率振铃。 在仿真中是意料之中的

大家好、Carlos、

感谢您关注我们的产品。

我怀疑问题是 VIN 节点上的去耦合。 所有电容器似乎都位于电路板的底部、这将导致显著的电感。

查看 EVM 的布局： www.ti.com/.../snva729a.pdf

EVM 的层也显示在产品文件夹的 zip 文件中、以便您更好地查看它们。

我建议尝试改进去耦、看看这是否会减少振铃。

请告诉我们您的发现。 如果这可以解决问题、请按"验证答案"按钮。

您好、Don、

首先、感谢您的快速响应。

问题是考虑了多层 PCB 设计的布局注意事项、但在我的大学中、我们只能进行2层设计。 我已经根据 LMG5200的数据表完成了我的设计。 随函附上我所遵循的指南的捕获。

我知道、数据表中有人说、由于电源环路电感、不建议使用2层 PCB、但这是我们唯一必须采用的方法。

这就是我所有去耦电容器位于底层的原因。

我还知道 FR4 PCB 为1.57mm、远高于布局注意事项中建议的5mil、这再次增加了电源环路电感。

有了这些布局限制、我还能做些什么来改善我看到的振铃？

非常感谢您抽出宝贵的时间快速响应、

Carlos Salto

您好、Don、  

我认为这可能是可能的。 我明天会尝试。

我还想购买更薄的 PCB FR4 (我发现厚度是原来的3倍)并在那里实现布局、因此电感降低了66%。 您认为这是可行的吗？

我还将我的设计更改为在2MHz 而非3MHz 下工作、我认为这将使阻抗降低33%。 我希望这3个想法的结合将显著降低电源环路电感。

再次感谢您的快速响应、感谢您的观看、

Carlos Salto  

大家好、Carlos、

您是否有机会尝试此方法？ 有什么改进吗？

您好、Don、

修改完成后、我们看到了大约50%的改进、这是相当好的、我认为这是我们可以使用2层得到的最好的。如果您有任何其他想法、请告诉我。

非常感谢您的观看和关注、我随附了一张新波形的图片、

Carlos Salto

您好、Don、

尽管已经有所改进、但我们现在正在考虑使用多层 PCB (峰值仍然太大)。

是否可以获得多层布局的示例、以便我们可以对其进行修改以修复我们的项目？ (我们使用 kicad 来设计布局)。

由于我们只能将一个原型发送到制造(必须在外部总线中完成)、因此最好是该原型尽可能的好、这就是我们非常希望获得您的布局示例的原因。

再次非常感谢您的参与、

Carlos Salto

大家好、Carlos、

这些文件发布在我们的网站上：

www.ti.com/.../getliterature.tsp

如果您需要其他信息、请告诉我！