This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27714:COM 与放大器之间的旁路电容1uf VDD 引脚铁氧体;VSS、Cboot 10*Qg,但更典型100*

Guru**** 2341440 points
Other Parts Discussed in Thread: UCC27714, TIDA-00778, UCC27714EVM-551, TIDA-00195
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/628086/ucc27714-bypass-cap-1uf-vdd-pin-ferrite-between-com-vss-cboot-10-qg-yet-100-more-typical

器件型号:UCC27714
主题中讨论的其他器件: TIDA-00778MOTORWARETIDA-00195

数据表第5节引脚配置和功能:VDD 7 ---偏置电源输入。 器件输入逻辑侧的电源以及低侧驱动器输出。 'μF×1 μ F SMD 电容器将该引脚旁路至 VSS (通常 CVDD 需要 be10 μ F CBOOT)。 如果在 COM 和 VSS 之间使用分流电阻器、则还可以使用1uf (1000nf) SMD 电容器将此引脚旁路至 COM。'

我们将20m Ω 铁氧体磁珠 与 COM/AGND 串联 、可提供更高频率 的 VSS 数字接地隔离 和 AGND 噪声。 也就是说、COM 引脚连接到 AGND 平面和 VSS 引脚 DGND、  并且没有从低侧 NFET 到 COM 引脚的分流走线反馈路径。  在这种情况下、COM 引脚上是否仍然需要1uF 旁路?为什么不  像其他栅极驱动器供应商通常建议的那样在 VDD 引脚上放置100nF 旁路? 似乎奇怪的是没有100nF

关于引导电容器选择 (应用部分8.2.2.2) 、建议为87NC Qg NFET 提供0.1uF (100nF)的电容。  它不是 更典型 的1uf Cboot 还是 (100*Cc=1000nf)、而不是100nF?  因此8.2.2.3提出第二 个奇数声明 VDD BYPASS (10*Cboot=1uf)似乎应该 是10uf,而不是1uf。 ( 不保证应用部分)公式适用于所有预期 目的、或 导致应用工程师为何更改数据表中先前提到的 UCC27714规则的问题。 也许技术 Wiki 可以帮助 解决其中的一些应用问题。

第9节 说明 VDD 电源引脚上的22uf 50V 电解电压、 为什么 在 VDD 引脚上不使用陶瓷 电容、因为数据表部分 明确 了(10*Cboot 值)最佳 实践?  本节将与先前所述 VDD 旁路要求的事实形成非常令人困惑的矛盾。  为什么不说 VDD 源 需要22uF 电解电容器。 如果不是这样、那么每个 UCC27714 在 VDD 引脚上都应该有一个22uF 电解电容器吗?

第9节电源相关建议:

由于 UCC27714是4A 峰值电流驱动器、因此该器件的 VDD 电源端子需要放置电解电容器作为储能电容器。 需要将低 ESR 噪声去耦电容尽可能直接从 VDD 端子放置到 VSS 端子、建议使用电介质特性随温度变化的陶瓷电容、例如 X7R 或更高电容。

μF 的电子电容器是一个22 μ F、50V 的电容器。 μF 的去耦电容器是一个1 μ F 0805尺寸50V X7R 电容器、理想搭配(但不重要)第二个较小的并联100nF 0603尺寸50V X7R 电容器。 同样、建议为 HB-HS 电源端子提供一个低 ESR X7R 电容、该电容必须尽可能靠近器件引脚放置。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    感谢您提出 DS question、wiki 反馈以及总体出色的附加信息。 在  您的案例中、我将向您提供有关 COM 的建议操作的最新信息、我一直认为 VDD CAP 为1U、并将研究100N 索赔。 您能否将原理图中突出显示 COM 铁氧体的部分发送给我?

    我能够从第9节中的 e-CAP 建议中看到您所谈论的内容。 但是,我不明白你对第8节中的对比信息的含义

    -8.2.2.2选择自举电容器-计算值为100N

    -8.2.2.3选择 VDD 旁路/保持电容器-计算值为1000N

    第9节似乎是指下面的 UG 原理图。

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jeffrey、

    [引用 user="Jeffrey Mueller">我能够从第9节中的 e-CAP 建议中了解您正在谈论的内容。 但是、我不明白您与第8节中的对比信息的含义[/引述]

    Cboot 公式必须适用于所有 NFET 选择(CG) 、而不仅仅是应用程序、它似乎无法获得   1000N 的正确 Cboot 值。 TIDA-00778对  IGBT 模块使用1000N Cboot、VDD 旁路 为10kn。  我们的原型 现在使用 1000N Cboot 来实现 具有 Qg=103nC @15VDD    的 NFET、预期具有并联 NFET 的定制 PCB 的最大值约为 Qg=130nC 至174nC。   

     具有0.9V dboot 压降@1安培、+15VDD 的174QG 和 Cboot 公式产生 了123nf Cboot、似乎 是一个不切实际的 RC 时间常数。   是否 已针对所有 NFET 预充电1/2电桥 条件验证了应用 Cboot 公式、因为它似乎建议我们应该使用120n 作为 Cboot?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jeffrey、

    我报告 了 TIDA-00778设计指南(公式12、13) 与 UCC27714数据表应用部分 中用于选择 Cboot RC 时间常数的公式相冲突。  TIDA-00778公式 Cboot 似乎  从191n 答案跳转 、设计人员然后选择1000N Cboot、没有任何说明。   对于 274nC @VDD14.4v、似乎设计人员应选择200N 或0.22uf 作为下一个可随时使用的电容值。

    问题仍然是、在   所有情况下、哪种应用公式都能产生正确的答案?  

    因此、如果 dboot 在1安培时具有0.9V 的压降 (根据 二极管数据表)、      我们在张贴的蓝色原理图中得到174nC/14.1Vdd*10 =123.4nf 或0.12uf Cboot、用于并行 NFETS。 怀疑二极管和 VDD 压降 会在 Cboot 小于1uf 的情况下减小。 因此 、如果 Cboot 产生 适当的 RC 时间常数、则具有比与4安培栅极驱动器耦合的 IGBT 模块更快上升和下降时间的并联 NFET 的较低 QG 应产生出色的结果。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    我看到、感谢您让这一过程更清晰。


    在选择 Cboot 时、需要考虑一些 TIDA 和 DS 公式未考虑的事项。
    在查找 Cboot 时、需要考虑以下因素、包括开关频率、负载电容和 VDD

    请注意、功率损耗与开关频率成正比。 更大的容性负载需要更多电流为自举电容器充电、从而导致更多损耗。 请注意、从 VDD 到 COM 的电容器支持低侧驱动器和自举再充电。  

    TIDA 和 DS 计算不同的可能因素是 dVboot 以及 Cboot 提供的总电荷、而该电荷取决于所选的 FET 和动力总成电流等系统因素。

    Cboot = Qtot/Vboot 等式可用于找到 Cboot 上允许的最大压降、从而在 t_on 期间使 HS-FET 保持导通状态。
    这可以通过将 V_GSmin 代入来实现。 KVL 生成:dVboot = Vdd - Vf - V_GSmin (其中 V_GSmin 取决于所选的 FET)

    因此、dVboot = Qt/Cboot
    如果允许的最大 dVboot 摆幅为1V 且 Qtot = 130nC、则100nF Cboot 将为您提供1.3V dVboot、这将无法正常工作
     对于1000nF 的 Cboot、Qtot = 130nC、1V 的 dVboot 允许摆幅仅提供0.13V 的摆幅、这将绰绰有余。


    此外、可以通过以下公式看出占空比对 Qtot 的影响

    Cboot 提供的总电荷不仅仅是 Qg:(LK 是泄漏电流)
    Qtot = Qg +(I_LKGS + I_LKCAP + I_LK + I_QBS + I_LKdiode)*t_on + Q_LS

    这有道理吗? 您是否希望我向设计人员确认这一点、以便您放心地继续?
    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jeffrey、

    [引用 user="Jeffrey Mueller"]在选择 Cboot 时,需要考虑几个因素,但 TIDA 和 DS的公式未考虑这些因素。

    但同意简化公式中并未详细说明这一点、设计人员 TIDA 在 Cboot 值上实现了巨大飞跃、但没有解释 原因、因此许多问题都未得到解答。  

    [引用 user="Jeffrey Mueller"] dVboot = Qt/Cboot[/quot]

    什么是 dVboot、二极管上的压降?

    [引用用户="Jeffrey Mueller"]

    [/报价]

    当    VDD 从骤降恢复时、每次  低侧 NFET 关断而不是导通时、会出现0.5V Cboot 纹波(凸点)。 设计人员似乎没有明确说明、但 Tina 瞬态分析使其非常明显。

    [引用 user="Jeffrey Mueller"]如果允许的最大 dVboot 摆幅为1V 且 Qtot = 130nC、则100nF Cboot 将为您提供1.3V dVboot、但不起作用

       使用120n Cboot 进行 TINA UCC 瞬态分析  dVdrop 以外的 dVdrop 与1000N 的压降(mv)差会减小。  相似的2安培 dVboot 峰值在每个 NFET 吨周期内保持 、两个测试值均为 Cboot 的120n-1000N。 从2 Tina 分析中可以看出、HB/HS 引脚上的纹波电流  降低 了@1000N Cboot。

    [引用 user="Jeffrey Mueller"] Cboot 提供的总电荷不仅仅是 Qg:(LK 是泄漏电流)

       也许需要 DS 中包含更多 Cboot 公式因素?   应用 Cboot 公式显示 为 UCC  栅极驱动器设计的所有相对值、不需要其他输入。 其他栅极驱动器供应商提供 单独的技术披露、并提供公式 来详细说明 Cboot RC 时间常数和/或异常 WA。 从 添加的泄漏电流信息中可以看到、Wiki 可能非常有用。  虽然   对 Cboot (陶瓷)的影响很小、甚至 不  是其他栅极驱动器供应商的有效公式。 当前供应商提供的栅极驱动器的工作方式与 TI 栅极驱动器的工作方式可能不同、TI 栅极驱动器确实知道 DS text 设计指南部分中是否未对此进行披露。

    还想知道    是否需要使用原理图中所示的铁氧体芯片20m Ω 直流(120Ohm @100Mhz)将1uf VDD 旁路至 AGND、(省略1uf)?  我们的定制 PCB 在 VDD 上具有22uF 陶瓷电容、500mA 降压 、 每个 UCC 驱动器上具有10uF 保持电容。 这似乎足够的储备 、22uf 电解电容器可能 是事后才考虑的?  将 100N 旁路 UCC VDD 引脚 代替 1000N 连接到 AGND 的方法是什么?   

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    可能用于计算 Cboot 值的 DS 和 TIDA-00778公式会错误地将 CG_10乘以、因为 CG_100产生的 Cboot 纹波 HB-HS 要小得多。 在至少12.5kHz 80us 周期内、VdBoot (VD1)周期性尖峰较少、因此由于 HB-HS 纹波较小、VHB 过冲峰值会因此减小。

    因此,DS 应用程序中的 C*100会产生760nf,而在这种情况下,Cboot 会产生76n。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 BP101:

    很抱歉耽误我的答复。 感谢 TINA 的精彩探索! 我理解您的担忧。

    -我将询问 TIDA 的设计者为什么 Cboot=Cc*100。

    以及为什么事后才考虑22uF VDD。

    然后、我将向您提供我的团队的建议、告诉您在使用铁氧体磁体时、是否可以从 VDD 到 AGND 使用100nF 旁路、而不是在 COM 上使用1uF 旁路。

    让我在星期一为您提供最新信息。
    谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jeffrey、

    感谢您的更新。

    我在 +15总线上的3个 UCC 的第1个附近添加了22uf 50V 电解电压的焊盘。 与应用设计人员的问题相关、因为目前+15升压稳压器上有一个陶瓷电容、10uf 25V Al 电解+15V 总线距离升压陶瓷约2英寸、每个栅极驱动器 VDD 引脚上只有100nF 的保持电容。

    DS & TIDA (CG*100)似乎可以产生更好的结果? 这可能取决于 PWM 频率和总 Qg。 它还可能出现100kHz 及以上 PWM 的影响可能不会达到@ CG*10。 根据我的理解、TIDA-07788在15kHz-20Khz PWM 下进行了测试。 奇怪的是、UCC27714EVM-551未提及 PWM 频率、也未提及 DS 600瓦电源应用部分。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    我还无法与设计师取得联系、但我的团队给了我他们的想法。

    本示例中 DS 使用100kHz 的 PWM、而 TIDA 使用5-20kHz 的 PWM。EVM 用户指南未指定频率、但给出了100Hz-100kHz 的波特率。


    5-20kHz ->相对较低的开关频率->有足够的时间为电容器充电

     对于 TIDA、设计人员可能会考虑、由于出于某种原因、该系统中的噪声更大、HB-HS 会在电容值低于10uF 的特定线路负载条件下出现骤降。


    如果您的应用使用的频率超过100kHz、则会产生更多噪声(布局也会产生更多噪声)、并且由于您不会有太多纹波或骤降、因此您可以像 DS 那样摆脱100nF Cboot。

    对于22uF -在 TIDA 中、VDD 偏置由外部电源生成(在您的电路中以不同的方式生成)、而外部电源可能没有电容或无噪声 VDD。
     ->设计人员认为10uF 不足以在为自举充电时以最小的纹波保持 VDD 稳定。 如果您认为 VDD 正常、则无需22uF。


    您能告诉我以下任何信息吗?

    1) 1)您允许的自举纹波(dVboot)是多少?

    Cboot > Qt/dVboot


    2) 2)最小占空比?  

    DMIN =(Qg*f + Ileak)(Rboot/dVboot)


    3) 3)最大 PWM 频率?

    DMIN >4*Rboot*Cboot*f


    4) 4)所需的时间常数、Tau?

    Tau = Rboot*Cboot/D


    让我用铁氧体问题更新1U vs 100N。 也是设计人员的直接输入。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jeffrey、

    [引用 USER="Jeffrey Mueller]5-20kHz ->相对较低的开关频率->有足够的时间为电容充电

    同意并有更多的时间进行放电、使得1000N 在低于100N 的频率下产生的纹波更小、这也是 Tina 所证实的。

    [引用 user="Jeffrey Mueller"]对于 TIDA、设计人员可能会考虑到、由于某种原因、该系统中的噪声更大、HB-HS 会在电容值低于10uF 的特定线路负载条件下骤降

    然而、DS 电源应用 在 VDD 上使用完全相同的10uF 保持、但 TIDA 使用了外部50mA +15电源、我质疑  该设计仅需要50mA 外部 VDD 电源、在 HO/LO 栅极驱动中产生2安培峰 值似乎不合适。   添加 10uF 保持电容器所需的成本和电路板空间似乎是在生产环境中错误放置  的、旨在降低设计成本和/或减少部件数量。 典型的+15V 降压稳压   器可以轻松产生500mA 的电流、无需再思考。 仅凭此、便可将问题设  为5.1R + 10uf 保持 和1uf VDD-COM 以用于 任何设计目的、以免产生  额外的22uf e-cap。  也许只有  当 COM 相对高于 VSS 时才需要1000N VDD 旁路、否则当  COM 连接到 VSS 时、如果 没有分流器或从分流器返回 COM 引脚的专用迹线路由、100nF 可能是更好的解决方案。   TIDA 似乎模糊了1000nf 旁路的 DS 要求、方法是在 VSS 之上添加来自分流器的布线路径。 当 DS 似乎直接 与任何此类 做法相矛盾时、设计人员从未解释过将额外电路板空间用于从分流器返回 COM 的专用迹线路由的电气优势。

    [引用 user="Jeffrey Mueller]1)您允许的引导纹波(dVboot)是什么?

    无论何时 、正确 的公式都会根据  Ton 的 PWM 频率为 Cboot RC 时间常数生成什么结果。 在12.5kHz-20kHz 时、1000nf 似乎正常工作。 同样、重点是 DS 应用中的公式似乎未考虑 PWM 频率或可变 占空比。

    [引用 USER="Jeffrey Mueller]2)最小占空比?  [/报价]

    PWM 占空比 是高度动态的、如果   相对于增加的转子 速度选择为0%至98%并在 Cboot 预充电时间(0-1000ms)内从大约30% 增加、直到达到稳定状态速度。 与开关电源非常不同 的是、在共相伙伴1/2电桥的高侧 MOS 的慢速电流衰减中、低侧 MOS 接近100%占空比。 这就是  为什么在只有一个 UCC 的情况下很难仿真 Tina 中的实际实际 Cboot 周期的原因。 在三相电机 设备1/2电桥设计中、与电源设计相关的公式似乎是分开的。     

     [引用 user="Jeffrey Mueller]4)所需时间常数,Tau?

    这对我来说是一个新的  问题、似乎1/2pirc 是一个更简单的公式、用于根据保持 HB 浮动在 COM 之上所需的非稳态频率来确定 R/Cboot 放电率。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    设计人员的反应是、TIDA 中使用的 IGBT 的栅极电荷比 DS 高。 此外、选择的 VDD 电容与 Cboot 成正比、被认为是 Cboot 的10倍以上。 在我提出后续问题以澄清问题后、我将向您提供最新信息。

    在 VDD 上使用100N 与1000N 的原因是使用了较小的电容器、以便更有效地滤除 kHz 纹波上的 MHz 高频噪声。 这是应尽可能靠近 IC 的电容器、以减小布线电感。 为了使22u 和10U 的较大 VDD ECAP 能够快速为自举充电、这些电阻器也必须靠近。

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Jeffrey Mueller"]设计人员的回答是 TIDA 中使用的 IGBT 的栅极电荷比 DS 高。

    相对于 CG = 100次、而不是10次、因为这两个文档都说明了事实。 是的、我同意 IGBT 具有更高的栅极电荷要求、但只有在 Cboot 预充电期间、这似乎是一个重要问题。 TINA 瞬态分析似乎与 CG*100  的最大 值为170nC 的情况不一致。 也许5.1 VDD 电阻器10 μ F 的保持是连接 HO/LO 驱动电流的瓶子、使其看起来好像需要1000N Cboot?   

    [引用 user="Jeffrey Mueller"]您在 VDD 上使用100N 与1000N 的原因是使用较小的电容器更有效地过滤 kHz 纹波上的 MHz 高频噪声

    其他供应商的栅极驱动器芯 片在 VDD 上使用100nF 来将快速瞬变旁路到接地、因此我很困惑在 VDD 上看到10uF 而没有100nF。  奇怪 的是、通过5.1欧姆实现的 VDD 隔离方法 似乎会将 HO/LO 输出限制 在2.94安培、那么 HO/LO 如何能够长时间从 单独的 VDD 上的保持电容达到4安培驱动能力?   非常保守 的做法是、由于   5.1欧姆的原因、栅极驱动拉电流/灌电阻不会被计入 VDD 电流的下降、并且对于所有 超过2.94安培的驱动电流、完全依赖10uF 保持电容器(远距离22uf e-cap)。  TIDA  采集 栅极电流 (图33-25)尖峰 +/-的时间非常短 、仅达到2安培峰值、这可能是一个很好的原因。  然而、公式16-19 表明 、IGBT 模块的开关节点关断电流限值为2.63-2.74安培灌电流 HO/LO。  TINA 表明、在 没有与 VDD 串联的5.1欧姆的情况下、使用6/12欧姆栅极驱动电阻器时、HO/LO 峰值接近3安培。

    为什么我们将 VDD 引脚的电流限制在 VDD 电源电流高达2.94安培的10uf 范围内?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 BP101:

    要跟进我上次的回复、

    根据数据表建议、TIDA-00778中的每个 UCC27714具有单独的10uF。
    输入22uF ECAP (在 DS 中建议4A 峰值) 用于稳定外部输入15V 电源。  
    如果外部电源的导线较长、则22uF 电容有助于稳定这一情况。

    对于 COM 到 VSS 上的分流器:数据表中的建议值为1uF。 100N 的工作原理取决于布局。
    感应电阻器将在开关期间导致电压瞬变、如果它没有以良好的裕度超过限值(+/-过冲)、我们就很好了。  
    1uF 将针对此类瞬变提供更好的稳定性。


    DS 中提供了针对100ns 脉冲电流的+/- 4A HO/LO 驱动能力。 建议在 DS 中使用与 BIAS VDD 串联的5R。

    我必须向您提供有关这如何限制峰值电流驱动能力的最新信息。

    "为什么我们将 VDD 引脚的电流限制在 VDD 电源电压的10uf 以下、电流保持在2.94A 以内?"
    在 TIDA 中、您从哪里获得2.94A 值?

    谢谢、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="Jeffrey Mueller">输入22uF ECAP (建议在 DS 中使用4A 峰值) 是为了稳定外部的15V 输入电源。  [/报价]

    这是一个600瓦50安培的电源、它从外部 电源为 VDD 供电、看起来非常危险 、尤其是对于离线硬件而言。 我认为22uf 远程电容有助于过滤 UCC 附近通过 5.1R 反馈到 VDD 电源的垃圾、并在 VDD 引脚的大电流冲击期间提供一些整体稳定性。  

    [引用 USER="Jeffrey Mueller">对于 COM 到 VSS 上的分流器:1uF 是数据表中的建议值。 100N 的工作原理取决于布局。[/QUERP]

    然而、在  没有分流器的 DS 应用中、100nF 与10knF 并联、100N 甚至不存在似乎是奇怪的  

    因此 、 当 VSS 和 COM 之间没有(直接)分流器时、就会出现这种情况、因此不需要1000N、在 这种情况下、抑制 VDD 上的分流器噪声的作用可能很小。 DS 似乎 应该建议、 例如100n 替换 1000N、否则 COM - VSS 之间不会(直接)放置分流器???  

    [引用用户="Jeffrey Mueller"]
    DS 中提供了针对100ns 脉冲电流的+/- 4A HO/LO 驱动能力。 [/报价]

    实际上 、4安培100ns 似乎是最高频率最大 电流和低频(IGBPK 脉冲短路灌电流/拉电流 HO/LO = PW<10us 或100kHz @4AP)。  请注意、100N 位于 AMR 顶部列表中、10us EC 列表似乎建议在100kHz 时电流为4安培、这是预期行为。

    [引用用户="Jeffrey Mueller"]我们为什么将 VDD 引脚10uf 保持在 VDD 电源电流高达2.94安培的范围内?"
    在 TIDA 中、您从哪里获得2.94A 值?[/QUERP]

      电容器在灌入超出输入电源能力时可以快速放电流、 并且电压 会定期快速下降和上升。     对于  30-80us 的 Ton、保持电容似乎可以提供4安培@15V 电流。VDD 电阻必须要低得多、或者  0.707峰 值可能是 HO/LO 引脚的预期 RMS 电流? 似乎 IGBK 是4*.707=2.82双臂 ,5.1R???? 然后 、峰值 IGBK 会因 R=E/I 或3.75R=15VDD/4A 而不是5.1R 而产生。  奇怪     的是、22kW TIDA-00195使用10R 与 VDD 和100N 保持电容串联、灌电流接近3.25A @1us (图30-33)。 因此 、我提出的5.1R 问题将 峰值 VDD 电容保持电流限制为2.94安培、将 Ton 周期延长至1us 以上 、可能会导致 NFET 过早的电流 雪崩。

    根据什么公式  确定10kn 保持电容5.1R 通过 VDD 引脚产生80us-85us 最大 Ton @4A 栅极电流? 我们预计功率峰值接近8KW、在本例中、似乎很难想象这种情况。