This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65251:启动时间有问题

Guru**** 2337870 points
Other Parts Discussed in Thread: TPS65251
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/628833/tps65251-problem-with-start-up-time

器件型号:TPS65251

你好


客户在使用 TPS65251进行设计的启动时间方面存在问题。

目前、1通道8.3ms、2通道10.1ms 和3通道24.1ms 的启动时间太长。

绿色:Ven,黄色:Vout

      

我们可以改进吗?

< >

>

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     DUT_1P8_EN 有哪些连接 ? 对于降压转换器、如果 EN 使能、Vout 将快速启动、不会有这样的延迟。

    您是否测量 IC EN 引脚中的 Ven 信号?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好
    FPGA (CPLD)为每个使能端提供电压信号。
    问题是、即使如上面的波形所示施加信号来启用、输出也会延迟。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我看到、请断开 CPLD 并使用脉冲来查看延迟是否仍然存在。
    我想 CPLD 引入延迟
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Andy

    1. CH1和 CH2正常、不能缩短。

     2. CH3看起来异常。

    请检查:

    A、CH3是否在每个电路板中都有很长的启动时间?

    B、禁用 CH1和 CH2、然后 单独启用 CH3、请再次检查启动时间。