This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS543C20:主电源故障时的有源放电

Guru**** 2347060 points
Other Parts Discussed in Thread: TPS543C20
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/630315/tps543c20-active-discharge-at-main-power-failure

器件型号:TPS543C20

您好!

我们正在考虑使用 TPS543C20为 FPGA、逻辑器件、CPU 供电 电压范围为0.85至3.3V。

其中一些具有2个交错器件(高达40A 的电流)

全部来自12V 主电源轨(用于 PVIN 引脚)。 我们还有一个永久性5V_STDBY 电源轨(用于 VDD 引脚)

我们遇到的问题是某些器件所需的断电排序。

当12V 电压轨下降时、所有器件均被清空和/或处于复位状态。

然后、需要在几毫秒内按正确顺序对所有 TPS543C20输出电源轨进行放电。

我们如何在不使用外部放电 MOSFET 的情况下做到这一点?

对于 exemple:

我们是否可以使用 SS 引脚并使用模拟开关将其设置为0V,斜率为1ms,以实现尽可能快的放电?

- TPS543C20内部控制器和低侧 FET 在 VDD 为5V 但没有 PVIN 电源的情况下能否正常工作?

感谢您的回复!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    这可能是可能的,尽管我从未看到它得到执行。 让我看看我能找到什么。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 John:

    你那有新消息吗?

    感谢您的支持。

    此致、
    马同西亚诺。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    还没有。 让我看看我是否可以获得一些帮助。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    SS 引脚用于软启动时间配置、而不用于斜降。 关断期间输出电压的斜降基于输出电容和作为 RC 时间常数的负载。
    当 TPS543C20的 VIN 不高于 VIN UVLO 时、FET 驱动器逻辑不工作。
    TPS543C20可通过使用 PGOOD 连接至另一器件的 EN 以正确顺序关断、类似于以菊花链形式将器件连接在一起。
    希望这能有所帮助。
    套件