主题中讨论的其他器件：ISO721、 UCC2897
尊敬的本论坛居民：
这一次我想作为业余爱好者问一些问题:-)
我正在考虑一个"项目"、其中我将使用+/- 5V 的对称电源(相对于 GND)、由12V 上游 PSU 轨供电。 我不需要在120瓦附近的任何地方使用、但在效率方面、我很好奇地关注了一些具有隔离式次级的同步整流设计。 在这个阶段将其称为学术兴趣:-)
我在 eetimes.com 上的一篇文章中注意到了一个有趣的原理图 、该原理图实际上是指一个称为 PMP4123的 TI 参考板。 它具有次级侧 MOSFET 驱动器、可使用低延迟电容耦合器(隔离器)在隔离间隙中进行同步。 乍一看、这是如此整洁、简洁。
有一件事吸引了我：我不明白 TPS28225中的 LGATE 驱动器如何知道何时关闭。 从表面上看、我觉得整流器在负载低于100%时会变为"UGATE、LGATE、IDLE"-我在 TPS28225数据表中研究了它如何了解最终的"过零"(此时是时候进入高阻态)、结果很难。 没有任何迹象表明 TPS28225自行发现、它没有电流感应输入。 如果您为该 MOSFET 驱动器提供"在三态窗口内"的输入电平、则似乎有一种将该 MOSFET 驱动器置于三态的方法、该输入电平涵盖了大约50%的输入范围、位于 GND 和完整 LO1.1之间的中间位置。 三态窗口的响应时间约为250ns =不是很快、对于逐周期整流器关断可能不切实际。 ISO721耦合器可对其输出进行三态响应、但仅响应其初级(发送器)断电。 只要 ISO721的主要器件得到供电、它就会降至直流电、但仅在逻辑电平(它是数字器件、而不是模拟器件)下工作。 此外、用作隔离器输入的 PWM 信号不提供第三状态。
请注意、在上述 eeTimes 文章或参考设计周围没有可用于支持我的"UGATE、LGATE、IDE"序列的波形。 对我来说，这是一个谜。
当我查看 UCC2897数据表时、它只在我身上发出警告。 所得结果是、PWM 控制器是"谐振"的。 谐振 SMPS 设计通过在最后一个"放电阶段"刚刚达到过零后启动"电感器充电阶段"来节省功耗(效率的几％)。 谐振开关*不*浪费部分占空比空闲时间。 相反、它会将开关频率增加到随输出电流而恢复。
我还不清楚的是、PMP4123设计可以承受"低至零"的负载电平吗？ 或者、它是否需要输出上的一些最小负载、对应于开关频率的某个上限？
TPS28225在功能、可能的引脚和典型应用方面似乎几乎与多个竞争对手的芯片完全相同。 此类 FET 驱动器通常在非隔离式降压转换器(通常为多相)的上下文中提及、适用于 CPU VRM 块等 我还没有发现任何应用中 UGATE/LGATE 占空比会"留出一些空闲时间"-也就是说、似乎这些芯片确实用于谐振设计...
欢迎提出任何意见。
如果我最终构建隔离式开关、我可能会坚持使用一些具有可变占空比的更传统(效率更低)的恒定频率设计。 如果我尝试同步整流、我可能会选择一些使用电压和电流检测的"自驱动"次级侧芯片(PWM 驱动器)来确定开关时间。 或者我只能找到现成的印刷电路板安装模块:-)
