[参考译文] TPS53318：TPS53318在负载下关断

您好、John、

您是对的、输入电压为5.1V、输出电压为4.1V、输入电压为6.3V、输出电压恰好为5V。

澄清：
无负载(仅状态 LED)、输入电压为6.3V 至22V 时、输出电压为5-5.1V。
低于5.3V 时、Vout 在负载下降至约3.5V、高于1.4A 的负载关闭输出(不精确、使用一组电阻器进行测试)、它在负载被移除后恢复。
在输入电压高于5.3V 时、任何负载都会关闭输出、它会在负载被移除后恢复。
高于输入电压9.8V 时、任何负载都会关闭输出、直到下电上电后才能恢复。

下面是布局的截屏。 我还随附了 pdf 和汇编。

e2e.ti.com/.../Assembly.PDFThanks、

Tomasz

不、不是很热。 此外、关断会立即发生、我认为对于热保护、会有一些延迟。

我想我们必须看到一些波形来确定实际发生的情况。  我们可以从 Vout 和 SW 开始。  像往常一样、在论坛上进行故障排除可能需要一些时间。  如果您观察到任何其他看起来可疑的波形、请包括它们。

波形如下所示。

SW：绿色
输出电压：黄色

无负载、Vin = 6.4V
示波器_1

示波器_2 (示波器1的缩放)

无负载、Vin = 12V
示波器_3.

示波器4 (示波器3的缩放)

关断、0.2A 负载、Vin = 7V
示波器_5

示波器_6 (示波器_5的缩放)

示波器_7 (示波器_5的缩放)

示波器_8 (示波器_5的缩放)

关断、0.2A 负载、Vin = 12V
示波器_9.

谢谢、

Tomasz

您能否放大图5、如红色所示？  确保振幅能够让我看到完整的 SW 节点振幅和时间刻度、这样我就可以看到并测量导通和关断时间。  您可以采用几个不同的时间刻度。  只是要清楚地知道、电源已加电并在轻负载或无负载下运行、然后当您增大 负载电流时、它会下降？  您可以快速检查 ILIM 组件值和焊接连接。

您能否澄清一下、我应该将示波器_5的哪一部分放大？  我没有保存此波形、但可以重新创建类似波形。  

是的、在无负载/轻负载的情况下、我有5V 输出、当我增加负载时、此输出关闭。

我今天焊接了另一个电路板、这次使用100k RTRIP -输出仍然关闭。 我在两个电路板上都没有发现任何短路/冷接头。

下面是您需要的波形。

VIN = 6.4V、Vout = 5V、尝试0.2A 负载

谢谢、

Tomasz

以下是 VIN、VREG 和使能信号添加负载后、VREG 上肯定会出现压降。

绿色：VIN
黄色：Vreg
蓝色：启用

在 VREG 电容器更改为4.7uF 后、在输入电压为6V 而不是5.3V 时发生关断。
已尝试在输入电压下使用100uF 和470uF 电容器、仍会发生关断。 与另一个稳压电源和12V/3A 砖型相同。

谢谢、
Tomasz

我已更换分压器上的电阻器(R23=72k、而不是33k)。 使能引脚现在超过2.5V (我将观察到不超过6V)。
它未解决问题。 但是、我确实注意到 VREG 上的这些压降是定期发生的。

我认为、如果 VIN 大于2V (8.3.1 - SLUSAY8E)、则应始终启用 LDO。 这些压降可能是 LDO 过流的迹象？

绿色：稳压器

黄色：启用

谢谢、

Tomasz

我已经对其进行了测试、使能引脚下拉 VREG 仍然处于打开状态。

在负载下、VREG 具有周期性压降(如我的上一篇文章中所示)。 这些压降可能会触发过压保护？
由于 LDO 基本上始终开启(高于2V)、这些压降可能由 LDO 过流引起。

我在上一篇帖子中使用 VREG 上的4.7uF 电容器拍摄了屏幕截图。

我还尝试了不同的射频和模式配置-没有重大变化。
VOUT 降至~4.8V (100k/15k)。

谢谢、
Tomasz

我有两个焊接板、它们都有相同的问题。

我已经从 Farnell 订购了更多 IC、电感器(4.7u 和3.3u)和输出电容器(webench 推荐)。 当这些组件到达时、我将焊接另一个 PCB。

我们计划尽快订购200件、但如果需要、我可能会进行一些布局更改。

谢谢、
Tomasz

您好！

VDD 引脚(4.7uF)上是否有任何本地电容器。 该 VDD 引脚为 VREG 提供输入。 此外、请将 ROVP 连接到 GND。 请参阅数据表上的此部分。

是的、最初有1uF 电容器。 以前我用4.7u 替换了它、但它没有解决问题。
ROVP 有内部下拉电阻、但建议将其连接到 GND。 我将 ROVP 引脚接地、也没有任何帮助。

我已经焊接了另一个 PCB、这次使用3.3uH 电感器(Wurth 744311330)和推荐的输出电容器(2x 100uF GRM31CR60J107ME39L)。 推荐的最大 RTrip 为150k。 其他元件与我的第一篇帖子中的原理图相同。

这款新电路板的工作效果会更好一些。 最大 Iout 似乎取决于输入电压。
我正在增大 Vin、并记下 Vout、Iout 和输入电流(电源上)的任何有趣变化。 请参阅随附的 pdf。

谢谢、
Tomasze2e.ti.com/.../TPS53318_5F00_vin_5F00_test.pdf

您好！

TPS53318/9大约在5年前发布、已被设计用于许多应用。 因此、在同一 PCB 布局上焊接 IC 的数量不断增加、性能提升得更好。

我查看了原理图并使用我们的 Excel 设计工具进行了验证。 看起来不错。 我假设您在 PCB 布局上使用 TPS53318/9。 您是否遵循了数据表上的 PCB 布局指南？ 您还可以在 Digi-Key 或 TI.com 网站上提供的 TPS53318/9 EVM 上组装和验证原理图。  PCB 布局对于 IC 的最佳性能至关重要。  您能否分享您的 PCB 布局以便我们帮助您进行审查？

当 VDD 引脚旁边没有电容器时、我看到 VREG 下降的情况。

在报告中、您 为负载使用了电阻梯。 您能否提供有关此类负载(图片、功率损耗能力)的更多信息？ 您是否尝试使用电子负载增大负载？

套件

焊接了第二个电路板、以检查焊点是否存在不良或元件故障。 它的运行方式与第一个电路板一样(基本上在任何负载下关闭)。

第三个电路板具有不同的输出电容器和电感器、TPS53318也来自不同的电源。 我的工作效果更好、改进是由于使用了3.3u 电感器而不是4.7u (我将它们切换回以确认)。

下面是我的电阻器设置图片。

PCB 布局的屏幕截图附在本主题的第三个帖子中。 我无法在此处发布 Altium 项目文件、但可以通过电子邮件将其发送给您。

您是否建议更换 TPS53319EVM-136评估板上的组件(TPS53318的电阻器、电容器、电感器和 TPS53319)、以检查问题是否是由 PCB 布局引起的？

谢谢、
Tomasz