[参考译文] UCC24612：具有 UCC28780的 UCC24612

大家好、Eleven、

我从您之前发布的有关2脉冲突发且第二个 SR 脉冲缺失的问题中熟悉此问题。
对该问题的答复提到了上述限制。

但是，我们后来发现，这种情况比这更重要，但解释起来很复杂。
我们相信您的系统已进入一种模式、在该模式下、内部最小关断时间已设置为比突发期间获得的实际 SR 关断时间更长的时间。 我们认为、比示波器上显示的时间早得多、捕获了在其中一个 DCM 振铃脉冲上错误触发的 SR (可能只是在转换到这种双脉冲突发模式的时刻、在稳态建立之前)。 然后、控制器的 DCM 抑制功能在2xTdcm 的最短关断时间内计时(DCM 振铃周期的两倍)。 此时间现在比 SR 的关断时间长(即主开关的导通时间)。 没有适当的条件来清除这个时序、所以它保持为一个无限期的脉冲跳跃状态。

解决此问题的方法是首先避免错误的 DCM 振铃触发。
一种方法是向 VD 输入添加延迟、以防止控制器在环形波形接触 GND 时感应极短的负电压间隔。

我建议捕获 SR 在 DCM 振铃上错误触发的时刻、可能是转换为双脉冲突发时。 然后在 SR-FET 漏极和 VD 输入之间添加一个电阻器(如1K)、并在 VD 和 VS 之间添加一个小电容(如10pF)。这将增加10ns 的延迟来感应 VDS。 然后重复进入2脉冲突发模式、并逐渐增大电容值、直到 SR FET 停止在 DCM 振铃上触发。 我希望这将避免任何 DCM 振铃触发、允许将最短关断时间设置为适当的电平(更短的持续时间)、并允许突发脉冲的 SR 导通时间。

我希望您可以执行此测试并解决您的问题。

此致、
Ulrich