This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TINA/Spice/TPS54122:TPS54122 CLK 模式仿真

Guru**** 2589280 points
Other Parts Discussed in Thread: TINA-TI

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/756791/tina-spice-tps54122-tps54122-clk-mode-simulation

器件型号:TPS54122
主题中讨论的其他器件:TINA-TI

工具/软件:TINA-TI 或 Spice 模型

您好!

我已经下载了 TINA 仿真参考设计、它工作正常。 但是、当我移除将内部 PLL 设置为1MHz 的 R3 (180k)并将 RT_CLK 引脚连接到电压发生器(3.3V、1MHz、50%占空比)时、直流/直流和 LDO 输出接近0V。 我该怎么做? 或者、TPS54122模型是否不完整?

此致、

Mariusz

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Mariusz、

    TPS54122使用一个相当复杂的 PLL 电路来实现外部时钟同步。 如果模型中没有实施、我也不会感到意外。 只需开始、尝试保持 R3连接、然后应用外部时钟。 我也可以在最后尝试一下、但可能需要几天时间才能在上面花很多时间。 如果可以的话、请告诉我。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 John:
    我在将电阻器和外部 CLK 连接到 RT_CLK 引脚的情况下进行了仿真、所有仿真的工作方式都与仅使用电阻器的工作方式相同。 感谢您的支持。

    此致、

    Mariusz