This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A63-Q1:MCU 的长复位故障信号问题

Guru**** 2589280 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/752171/tps7a63-q1-long-reset-fault-signal-to-mcu-question

器件型号:TPS7A63-Q1

尊敬的 TI:

原因10ms 是正确复位 MCU 所需的最小脉冲宽度。 我在下面使用了原理图。
但 我对如何获得5V I/O 感到困惑、它可以使用 Vbat 形式的分压电阻器。 确保 Ven<7V。 还是需要其他5V 电源?  

GND 线路上的静电测试。 并找到 Vout 压降和 IC 输出复位信号。  在 PCB 布局或 输入电路上应注意的事项。  
谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    1. EN 不必由 I/O 信号驱动。 它可以通过电阻分压器连接到 Vbat。 但是、请记住、在使用上述电路时、WD_FLT 也连接到 EN。 由于此引脚的建议最大工作电压为5.25V、因此电阻分压器设计应确保 EN 引脚电压小于或等于5.25V

    2.静电放电事件包含大电压并发生得非常快,因此很难确定放电是通过输入耦合还是通过输出耦合。 由于故障可能由输入或输出引起、因此应特别注意输入电路和 PCB 布局。

    谢谢、
    Gerard
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Gerard:

       客户使用外部 PNP 和 NPN 晶体管 来完成类似功能。 请您哥哥仔细检查一下。 非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    我看到 Q13有两个集成电阻器、每个电阻器的电阻值为2.2千欧。 当 WD_FLT 引脚处于高阻抗状态时、它将以4.4k Ω 的电阻上拉至5V、这在该器件的建议上拉电阻范围内(1k Ω 至5k Ω)。 此外、Q13的基极电压不能超过5V 的发射极电压、这样就消除了损坏 WD_FLT 引脚的危险。 然后、Q14用于确保 WD_FLT 网络具有与 WD_FLT 引脚相同的逻辑值(高电平或低电平)。 因此、原始电路的功能得以保持:器件将在检测到故障后自行禁用。 但是、通过这种修改、在不损坏 WD_FLT 引脚的情况下将 EN 上拉至 VS 也是安全的。

    虽然看起来有一个 WD_EN 信号来驱动 NWD_EN 引脚、但请记住、NWD_EN 引脚是一个低电平有效输入。 因此、需要一个低电平信号来启用看门狗、并且将引脚驱动为高电平或将其上拉至5V 将禁用看门狗。

    谢谢、
    Gerard
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    非常感谢。 问题结束