[参考译文] UCC27714：HB、HS、HO 泄漏故障

您好 Richard、

[引用用户="Richard Herring"]额定灌电流为600mA 的竞争对手器件可能已额定 VDD/VHB 电压更高[/引用]

VCC=25V 绝对 最大值、建议使用20V、VB=VS+20V。  对于  小于20VGS 的 NFETS、TI 是否建议+12VDD 高于+15VDD？

[引用用户="Richard Herring"]您提到的另一个驱动程序是350mA 拉电流/600mA 灌电流驱动程序，请确认是否不正确

GTON=120欧姆、GTOFF=60欧姆相同的并联肖特基、无(0) Qrr 过冲 B+。 这可能是双极 PWM 开关导致  的、因为 Qrr 振铃发生在中位电源、而不是现在的顶部电源！  这是竞争栅 极驱动器之间的一个主要差异。  也许我们从未看到过任何过冲尖峰进入 B+和 肖特基 HS 至 AGND 的原因是为了阻止寄生电流导致 HI 闩锁。

[引用用户="Richard Herring]在本例中 、驱动电流较高的 UCC27714在关断电阻为24欧姆的情况下、在13.6V VHB 的应用中可能具有较高的灌电流。 这可能会导致 Vgs 上出现一些额外的振铃。

没有外部图腾柱 BJT。  在开环换向周期中、小于24欧姆(GToff)的值会非常快速地短接 UCC HO/HS。 事实 证明、从75欧姆增加到130 GTon 在保护 HO/HS 应力方面更加谨慎。 最初   、通过 6-12欧姆 GToff 在所有三个1/2电桥上更频繁地对 HO/HS 施加压力 、从而在   HV 上产生过高的 DS TR 过冲。  此外 、 刚刚删除了1uf 电容、将引脚5 AGND 连接到 VDD。  猜测1uf 至 AGND 可能会将 Δ 绕组 Thriten 谐波 PWM 瞬变注入 VDD、从而导致 部分(随机) DS 过冲 进入 HVDC B+。

[引用用户="Richard Herring">如果 HS 有 HO 至 HS 负振铃、我建议 HS 肖特基二极管限制负振铃、以查看它们是否能解决问题。
[/报价]

    在80-100VDC 电源下、GToff 下冲振铃最小(<-4V)。  刚刚将24欧姆替换为51欧姆 Gtoff、尚未 检查差异。  检查 LO/HO 会输出 中心(新的 UCC)、有时 HO 通过 LO 接近10V、即使死 区为60-80ns 也是如此。   为什么 第一个 HO 脉冲发生 、但直到 第二个脉冲之后才在其他1/2电桥上发生、并注意 到所有 HO 脉冲似乎都发生 在 Cboot 充电上升时间的中间。  在 Cboot 充电周期期间、该上升沿第一个脉冲 HO (CH2)似乎很 早就发生了、它不是吗？   HO/LO 交叉在哪个级别会导致击穿？ 怀疑 HO/LO 随机跨越 10V (黄色圆圈) HO 实际上 恰好高于 LO 的位置。 如果发生击穿、可能会解释 HO/HS 泄漏路径的开发、但不会熔断保险丝或短80安培 NFETS？

无电感 器三 个电桥、中间 显示 开环换向。 请注意、第1 个脉冲周期上升时间 截止时间短、其他脉冲在 PW 出现后开始对 Cboot 充电。

[引用用户="Richard Herring"]在问题3中、应用中是否只有 HO 至 HS 的泄漏电流更高、或者 HO 输出是否停止生成输出脉冲[/引用]

由于泄漏处于中心阶段、因此在进行 DMM 至 GND 检查之前可能没有注意到泄漏、但 通常产生的脉冲 要大得多。  稍后 检查   在高压 瞬变 在该过程中使 MCU VDD 轨受损后、UCC 是否在开环换向期间导致故障跳闸。  漏电 HV 是一个属性、其中24V 可以乘以超过90V 的峰值、 使用电感 器、 NFET 脉冲 峰值远高于 B+。

漏电 UCC：二极管检查 HO-HS 读数为1.29v 压降、 反向 引线0.697v。  

您好 Richard、

[引用用户="Richard Herring">在问题3中、应用中是否只有 HO 至 HS 的更高泄漏电流故障、或者 HO 输出是否停止生成输出脉冲。 HB 或 HO 上的高泄漏电流将使 HB 电容器放电、在 HI 变为低电平之前、由于 UVLO、该电容器可终止 HO 脉冲[/QUERP]

放大 HI HO 信号所有3个 UCC 都是类似的 Short HO。 高电平信号在高电平上以50us 脉冲饱和 Cboot、在经过良好滤波的+15 VDD 本地偏置5.1R 10uf 中没有 UVLO。  一个原因？  论坛 一年前、为什么 在 TIDA-00778中计算 Cboot 为1uf、 UCC 数据表中的公式建议  Cboot 为122n/0.122uf。   缩放 捕获是否 看起来不像 Cboot 已充满 电、接近 VDD 中点时饱和、因此 停止脉冲？  在闭环 换向期间、我们没有看到太多的 HO 伪影、因为梯形波形除了  捕获后显示的恢复尖峰外、隐藏了所有其他尖峰。   

您好 BP101、

在这篇文章和之前的后示波器图中、为了确定驱动器操作、我需要更详细地了解波形以及其他信号。

此外、请确认所提供的波形或 UCC27714驱动器是否存在您提到的高泄漏或尚未损坏。

在这个帖子的波形上、它看起来好像 HO 在下降、我假设 HB 放电并进入 UVLO。 CH1波形是相对于接地的 HO、还是相对于 HS 的差分？ 您能否使用以下两种方法之一再次获取该波形：记录 HO、HS、HB 和 HI； 显示所拥有的宽时基、并缩小以在 HO 停止开关前查看最后几个周期的更多循环信息。

上一帖子中所示的图。 就地而言，这似乎是何议员的发言，即何议员的发言。 您能否采用相同的图来显示相同的 HI、HO、HS 和 HB 波形？ 我想确认何议员对高健康及房协的做法。

此致、

Richard Herring

您好 Richard、

[引用 user="Richard Herring">上一篇文章中显示的图表。 就地而言，这似乎是何俊仁，即何俊仁加房协。[/引述]

如果 Cboot 处于早期放电或饱和状态、在何处引用 HO 阈值是否很重要、请随意选择。 我们只有两个罐头可供使用、它们的截获深度为1KSPS。

[引用用户="Richard Herring"]关于这篇文章中的波形、它肯定看起来 HO 在下降、我假设 HB 放电并进入 UVLO[/引用]

根据这一想法、请注意、由于 HO 停止脉冲、 突然过冲 VDD 偏置(14.7V)到 6V、峰值为36V、 相对于 HI 的极早下降、LO 不受 VDD 下降的影响。  症状可能指向 HB 过度充电 (饱和) 更 相关、它是否不相关？ 我们还 捕获 了 HB 充电期间的 VDD 偏置 电压、该电压保持非常稳定、 如果 发生 UVLO、则不是通过外部 VDD 电路设计实现的。 如果 Cboot (1uf)在偶数 QG 90NC 时耗尽、 相对于捕捉中显示的 HI、HO 看起来是什么样子的？ 那么、UVLO 是在 负载逆变器运行期间的每个 HO 周期中自动复位、还是 只是对 无电感负载条件做出了糟糕的反应？  如果发生后一种情况 、任何单相的电流负载为每240度为0、因为在任何给定的时间只有两个相位换向。

[引用 user="Richard Herring"]记录 HO、HS、HB 和 HI；显示您拥有的宽时基、并缩小以查看有关 HO 停止切换前最后几个周期的更多周期信息。

为什么不简单地减少 Cboot 100N、甚至是50n 记录 会发生什么情况？ 所有  三个栅极驱动器上的 HO 下降都在早期发生、这使得驱动 空载 NFET 不可能发生 UVLO、这是不是吗？ 此外、还注意   到米勒平坦区的逆变器运行时间限制振铃模式似乎表示 怀疑有 Cboot、但看起来不是 UVLO。 如果发生 UVLO、则会影响电机甚至在重负载下运行的能力、对吧？

您好 Richard、

[引述用户="Richard Herring"]我想确认一下 HO 在 HI 和 HS 方面所做的工作。

好的、我们 尝试不同的方法 更改 Cboot 100N 、从而发现 HI 输入 RC 滤波 器以某种方式 更改 PWM 发生器  PW=2.5us 与50us、上面的相对 1uf Cboot 捕捉。  UCC 电荷泵是否真的需要超过 VDD、甚至每个 HO 脉冲都过冲？ 请注意、对于100N Cboot 、前几个脉冲 仅过冲 VDD、然后下降至相对于 GND 的 VDD。   奇怪   的是、另2个 UCC (1uf Cboot)仅在第一个脉冲上达到 VDD (14.7)偏置、下一个脉冲过冲 VDD > 19.7v、VDD 偏置10uf 电容上净增5V。

检查竞争对手的栅极驱动 器(Cboot 1uf) HO 会产生 类似的 VDD 过冲50us 脉冲、但不会在  NFETS 中导致过多的 B+过冲、因为这是 UCC 的最后一次捕获。 这 似乎是 UCC H0-HS 结能够快速击穿开始泄漏的主要问题、 而 Cboot 电容值 HO 问题 似乎与 TRR 过冲有关。

NFET TRR 振铃过冲 B+ 80V 在   100V 时不小于任何值：

令人困惑的问题是 Cboot 1000N 将 HB-HS PW 限制为50us、50%占空比、无论 HI 启动脉冲< 2.5us。 请注意、HO 驱动器 PW 开始(2.5us)转换为20us PW。 然而、在80us PW (300ms HO 周期) CH2中、高 HS 峰值> 36V 第一个脉冲、之后是100N Cboot 缺失。

似乎不存在 HB 的电压调节来补偿米勒 PCHAN 升压修改。 因此、Cboot 偏置电压(14.7V)可能会超过 VDD 最大值、从而引起 HOPW 峰值问题！ 有足够的能量(Cboot 100N)在开环换向中产生36磅转子。 但是、现在减小的巨大 EMF/EMI 1000N Cboot 需要较低的 db FOC 调整。 也许 TIDA-00778应该重新评估、因为我们具有1000N Cboot 选择的不良影响、如果不过度驱动、OGBT 模块可能会更高效地运行。