This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS53353:有关 TPS53353从轻负载到重负载的输出电压降的问题

Guru**** 2381490 points
Other Parts Discussed in Thread: TPS53353
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/752922/tps53353-questions-for-tps53353-output-voltage-drop-from-light-load-to-heavy-load

器件型号:TPS53353

各位专家:

我们的客户使用我们的 TPS53353作为其 SoC Vcore 的12V 至1.2V 电源、发现当负载从轻负载切换到重负载时、它会出现输出电压降。 我们检查了所有外部电路、实际上负载不是很大、但没有发现与该压降相关的问题。 您能帮助检查此问题的可能原因吗? 非常感谢!

客户的应用原理图如下所示:

e2e.ti.com/.../TPS53353-Schematic.pdf

我们捕获的一些波形供您参考:

客户的 PCB 布局如下所示:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jacky、

    我知道可能会发生什么情况。  您有100K 下拉至 PGOOD 的模式。 因此、当 PGOOD 为低电平时、您将处于自动跳跃模式。  我怀疑初始瞬态足以将 PGOOD 拉低、从而导致 TPS53353进入内部跳过模式。  退出跳跃模式需要几毫秒的时间。  在此期间、您的输出将折叠。  您能否尝试暂时将 MODE 连接至 VREG 进行测试?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 John:

    感谢您的评论、但我们尝试了这种方法、但它不起作用。 最后、我们发现此问题与 VREG 引脚的去耦电容布局不良有关、去耦电容与带有过孔的 VREG 引脚相距很远、会引入干扰。 请参阅下图中的说明。

    在 PCB 返工并将去耦电容器关闭至 VREG 引脚后、问题已解决。

    无论如何、感谢您对此问题的建议。

    -Jacky

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Jacky、

    是的、VREG 的 PCB 布局不良肯定会导致问题。 很棒的酒店!