This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC27524:短路-在更改为 UCC27524ASOIC8 DUAL 之后

Guru**** 2322270 points
Other Parts Discussed in Thread: UCC27524, UCC27424
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/591709/ucc27524-short-circuit---after-changing-to-ucc27524asoic8-dual

器件型号:UCC27524
主题中讨论的其他器件: UCC27424

大家好、

从 UCC27424D SOIC8 DUAL 更改为 UCC27524ASOIC8 DUAL 器件后、造口器会发生短路、电路在新器件与旧器件组装之前工作正常。

您是否遇到 过类似的问题?

什么可能导致此问题?

谢谢、

shahaf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Shahaf、
    我们很遗憾客户在其应用中对 UCC27524有顾虑。 为了能够回答问题、您能否提供更多详细信息。
    您提到的短路、是驱动器输出短路还是驱动器驱动的电源设备短路?
    是否可以获得至少部分原理图、以便我可以查看并提出建议。

    Richard
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好 Richard  

    其中一个输出(两个输出 都直接连接到 FET 的栅极)上存在短路  

    该电路是降压转换器、该驱动器用于低侧 FET。

    两个输入都连接到5V 逻辑。  

    这两个引脚都可连接到5V 逻辑。  

    电源电压为12v、开关频率为200kHz。  

    时序:当我们关闭高侧 FET 时、当在低侧 FET 使能输入上检测到零电压时、低侧驱动器的输入变为高电平。  

    不存在交叉传导问题、但由于噪声问题、输入会在很短的时间内(大约20 nsec)变低、以便在 低电平的体二极管开始时立即变低  

    侧 FET 开始导通、驱动器在很短的时间内变为高电平、变为低电平、然后再次变为高电平。

    由于驱动程序的最低 PW 规格没有限制 , 您认为这是问题吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您好 Richard、

    我添加了原理图。   

    谢谢、

    shahaf

    e2e.ti.com/.../buck.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Shahaf、

    我认为问题在于将 UCC27524输出直接连接在一起、每个驱动器输出没有任何栅极电阻、并且将单独的栅极电阻连接到 FET 的栅极。 两个驱动器通道的传播延迟差异可能导致驱动器通道之间发生直通。

    由于双极/FET 输出结构、UCC27424更适合直接并联连接、并且开关时间稍慢一些。

    为了直接并联驱动器通道、我们建议使用 UCC27424而不是 UCC27524。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    当 OUTA 和 OUTB 引脚直接连接在一起时必须小心、因为有
    开通或关断期间两个通道之间的任何延迟都可能导致击穿电流
    如图29所示。 而两个通道本身匹配良好(最大值为4ns
    传播延迟)、请注意、两者之间的输入阈值电压电平可能存在差异
    导致两个输出之间延迟的通道、尤其是在 dV/dt 输入信号较慢时
    受雇。 只要使用直接并联两个驱动器通道、TI 建议遵循以下指南
    OUTA 和 OUTB 以及 INA 和 INB 之间的连接:
    •在 INA 和 INB 引脚上 μs 极快的 dV/dt 输入信号(20V/μ s 或更高)、以最大限度地减小差异的影响
    导致通道间延迟的输入阈值。
    •INA 和 INB 连接必须尽可能靠近器件引脚。
    在本例中、INA 和 INB 比此处提到的限制快得多。 由于延迟匹配比 ucc27424中的延迟匹配要好得多、  
    我不理解您 的建议。  
    我很高兴有一位团队成员在这个问题上与我们一起开发了这个部分。
    此致 Moshe