[参考译文] 基于 TPS55340的反激-负载调节性能极差

您好！

我认为此帖子位于错误的论坛中、我会将其移至正确的论坛、并提醒应用团队回复您的问题。

此致

Peter

您好！

这里有很多变量、因此我建议尝试一次一个、以限制它们并确定导致问题的原因。 例如、根据所述的更改、我建议如下。 2-5可能不必按任何特定顺序。

1. 如果您还没有、我建议在 EVM 上进行测试(如果可能、请使用变压器)以排除 PCB 布局
2. 更改为 TLV431电路
3. 更改光耦合器
4. 拆下辅助 SS 电路
5. 更换变压器

希望这对您有所帮助。

此致、
Anthony

您好、Anthony、

很高兴看到您的回复。 因为您是应用程序的作者 请注意、我希望与您联系并询问我的问题(我甚至发送了一个链接请求。) 看到您在这个论坛上的回复、感到非常惊喜。

我的回复：

1.我即将购买 EVM 和您提到的所有关键器件(变压器、光耦合器和 TLV431)。

2.想知道 TL431是否完全不可行。 我使用了 TL431、因为 TLV431不是本地/直接可用的。 您能否给我一个提示、说明选择 TLV431而不使用 TL431时所涉及的计算。 我尝试在 TL431电子表格计算器中将 TL431的输出电压设置为3.5V、该计算器可从 www.ti.com/.../TL431CALC 获取。 使用3.5V 的原因是打开光耦合器二极管、使电源输出电压(5V)和 TL431输出电压(3.5V)之间的电压差、(从而在光耦合器二极管上提供1.5V 的电压)。 我发现 TL431电子表格计算的值也不起作用、并且光耦合器也不会打开。

再次说明一下、是否严重依赖光耦合器 CTR？ (我认为如果 TL431正常工作、PC817应该正常。)

4、是的、我在没有次级侧软启动的情况下进行测试。

5.是的，将尝试使用 EVM 中使用的变压器。

再次感谢您花时间进行回复。 我希望看到您的回复并检查我在调试中出错的地方。 您的建议。

相关信息。

很高兴为您提供帮助、并看到您已阅读应用手册！

对于 TL431、我之前已经对此进行了测试、没有任何问题。 为了限制对控制环路的影响、进行此更改时的一个关键因素是、您需要保持 REF 引脚(R8)的上电阻不变。 为了最大限度地减小更改为 TL431所产生的影响、应仅通过更改底部电阻器(R14)来改变输出电压。

对于光耦合器、如果增益变化导致环路不稳定、我只会期望不同的 CTR 会导致问题。 µF 将环路稳定性作为一个因素、您可以尝试将 COMP 引脚上的补偿更改为150 Ω 和1 μ A。 此变化将使环路增益降低10倍或-20 dB。

我最初的疑虑与布局有关、因此我相信您在获得 EVM 后会在解决问题方面取得良好进展。

您好！

我只是想在这个主题中发帖、因为我看到一个非常类似的问题。

我使用 TPS55340作为非隔离型反激式稳压器来生成+/-15V 电压。我没有将我的设计基于评估板。 我的反馈完全作为从15V 电源轨到接地的分压器提供。 我的-15V 电压未调节(无反馈)。 反馈环路中没有隔离。 它只是 FB、+15V 和 GND 之间的两个电阻器。

我的规格：

输入电压：5V

输出电压：两相：+15/-15V

输出电流：60mA

fsw：100kHz (我也尝试过150kHz)

CSS：47nF

当我向每个相位施加一个非常小的负载(5mA)时、我得到的值为+15/-15V、与预期的值一致。

当我开始远高于10mA 时、负载开始下降电压。 根据负载的不同、我得到介于+/- 10V 和+/- 14V 之间的值。 反馈引脚上的直流电压会按预期跟踪我的输出电压。 还需要注意的是、即使在这些低电压下、电压似乎也基本稳定：大约50mV 的纹波。

我在补偿方面做了相当多的事情、但运气不好。

最后、我继续在 FB 节点上添加了一个100nF 电容器接地、这应该会大幅降低环路带宽、但应该使环路稳定。 该实验没有产生任何影响、表明薪酬不太可能成为问题。

我已经进行了一些测量、我有几个观察结果：

当器件正常运行(轻负载)时、SS 引脚达到2.3V。但是、当器件运行不正常(高负载)时、SS 引脚仅达到1.2V。我测量了 SS 上升波形、 我可以看到、当器件启用时、SS 引脚最高可达约1.5V、然后在器件启用后约50ms 下降至1.2V。 在您关闭器件电源之前、它保持在1.2V。

2.当器件在轻直流负载下正常运行时、COMP 引脚非常稳定(如预期的那样)。 但是、当我施加更高的直流负载时、COMP 引脚的行为异常、因此会跳过脉冲。 COMP 引脚似乎上升到大约1.7V、然后突然下降。 这似乎是合理的、因为 SS 引脚仍处于1.2V、并且两个引脚之间显然有一个 BJT 晶体管。

这是当器件无法正常工作时 COMP 引脚(迹线2)和开关节点(迹线1)的照片。 您可以看到出现了"脉冲跳跃"、即使我没有时间接近77ns 的最短时间。

我的初级电感为9.9uH。 在这个应用中、我通过初级绕组的电流不会超过大约2安培、所以我认为我不会达到电流限制。

如果有任何见解，将不胜感激。 我可以根据需要提供更多详细信息。

谢谢、

Matt

您好、Anthony、

感谢您的第二次答复。  我将在一段时间内收到 EVM 板(它必须经过导入过程)。  在此之前、请您发布控制环路的值、尤其是 TL431 REF 引脚上的分压电阻器。  我的规格在我的第一篇文章中给出、与 EVM 板的规格相似。  更有帮助的还有、用于得出这些电阻值的计算的大纲(如果不是细节)。

我同意、这可能是布局问题。  布局问题的棘手部分是、在重新进入电路板之前、您永远不会知道这一点。

另外、最好阅读您对 Matthew Caputo 在其基于 TPS55340的"非隔离反激式"的帖子的回复。

感谢你能抽出时间。  相关信息。

此应用手册详细介绍了如何为 EVM 设计选择这些值。 查看第2.10至2.12节。 我已将其链接到下面、以便快速访问、因为我知道您已经阅读了它。

对于 Matthew 的情况、由于他已经尝试降低环路速度、因此它也可能与布局相关。 然而、减缓环路响应的建议方法不是向 FB 添加电容、而是增加电容并减小从 COMP 连接到 GND 的电阻。 这是 Ω 150k Ω 电阻器和 µF Ω 电容器的地方。 如果问题仍然存在、这将排除环路稳定性是问题的原因。

Matthew、根据 SS 丢弃、您的问题似乎与 TPS55340关闭有关。 SS 引脚仅对 IC 放电被禁用。 您能否检查以确保 VIN 和 EN 在测试中不会因某种原因下降？

我还建议进行检查、以确保您的 PCB 布局遵循我们的数据表建议、看起来与在 EVM 上执行的操作类似。 除其他事项外、下面有三个关键事项需要确保。

1. 由陶瓷输入旁路电容器、变压器初级绕组和 TPS55340内部低侧 MOSFET 创建的环路必须尽可能小。 连接它们的布线应尽可能宽。 最好使用覆铜而非小走线来完成此环路中的布线。
2. 在布局中使用单独的 AGND 和 PGND 区域。 只需在一个位置将它们连接在一起、以最大限度地减小循环电流、并确保模拟控制电路中没有任何额外的噪声。 建议通过将 AGND 引脚直接连接到 IC 下方的散热焊盘来实现此连接。
3. 请遵循数据表中需要将哪些组件连接到 AGND 的指南。

您好、Matt、

感谢您的更新。 我很高兴看到您能让它正常工作。

此致、
Anthony