• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 404 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LM3881：LM3881开漏标志输出：上电时需要为0

admin
Guru**** 2400415 points
Other Parts Discussed in Thread: LM3881

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/568843/lm3881-lm3881-open-drain-flag-outputs-need-to-be-0-upon-power-up

器件型号：LM3881

我需要对上电系统进行定序、我认为 LM3881是理想的选择。

标志信号用于启用/禁用直流/直流转换器。 这些信号必须为高电平有效、这意味着在上电时它们必须为0。

重点是：如果需要上拉标志信号、如何实现这一点？ 我使用同一电源轨为芯片和标志上拉电阻器供电。

谢谢

  • 0
    TI__Guru**** 2400415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    阿方索、

    LM3881的工作方式是、当 LM3881器 件的 EN 引脚变为高电平时、标志1、2、3信号将在 CADJ 电容器设置的特定延迟时间之后变为高电平。 当 EN 引脚为低电平时、FLAG 引脚为低电平、这是因为器件内的内部 FET 导通、这会导致电流从电源电压流经 FLAG 引脚上的上拉电阻器、通过内部 FET 流向 GND、后者将 FLAG 拉至 因此它是低电平。 当 EN 为高电平时、内部 FET 关断、这会导致电源电压没有电流通过上拉电阻器、因此上拉电阻器上没有压降、因此 FLAG 输出将为高电平。 您可以使用相同的电源轨为芯片和标志供电、并使用以下配置：

    如果您有任何疑问、请告诉我！ 我希望这对您有所帮助！

    Michael

  • 0
    TI__Guru**** 2400415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    我的怀疑是：在 t=0时会发生什么情况？ 输入电源刚刚达到其标称电压。 如果标志输出为漏极开路、则需要向栅极施加电压、以便在漏极产生0。 标记线中是否存在干扰或奇怪的影响？

  • 0
    TI__Guru**** 2400415 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    阿方索、

    在 t=0时、标志为低电平。 EN 变为高电平和标志变为高电平之间存在大约2.4ms 的延迟、因此即使您为器件和 EN 上电、标志也会保持低电平、直到延迟过期。 该延迟有助于确保无干扰、并可通过增大 Cadj 电容值来延长延迟。 您可以通过联系 TI 了解特殊的业务案例来获得不同的延迟序列和延迟时间。 当电源上出现电压时、 这被应用于开漏栅极、这会导致开漏输出保持低电平、直到 Cadj 电容器放电、从而导致输出晶体管关闭、从而导致输出变为高电平、这就是 Flags 变为高电平的方式。 由于器件内部设计良好、因此不会出现毛刺脉冲或奇怪的影响。 我希望这对您有所帮助：)

    Michael