This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS56121:TPS56121工作问题

Guru**** 1751730 points
Other Parts Discussed in Thread: TPS56121
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/587516/tps56121-problems-with-the-working-of-tps56121

器件型号:TPS56121

我们设计了一个具有以下规格的模块

I/P 电压= 12V

O/P 电压= 7.5V

O/P 电流= 10A

我们遵循 EVM 和 Webench 设计。 但我们没有在 SW 引脚获得预期的输出。 我们观察到4V DC 作为 O/P 和 SW 引脚、电压为7.5V。  

以下是 EVM 和测试板之间的电压列表比较、
 
 
测试板
EVM
引脚22 (PGD)
0V
5V
引脚21 (EN/SS)
0V
5V
引脚4 (BOOT)
直流电压为4.4V 的开关脉冲
5.4V 直流
引脚18 (ILIM)
0V
7V P-P 脉冲
引脚19 (BP)
6.2V
6.2V
引脚20 (VDD)
12V
12V
引脚1 (COMP)
0.6V
0V
引脚2 (FB)
0V
0.2V
引脚6 (SW)
4V 直流
250kHz 脉冲12V P-P

请有人就此为我们提供帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    在 EN/SS 为低电平时、器件被禁用。 您能看到 EN/SS 为何为0V 吗? 您还能发布您的原理图和 PCB 布局吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 John:

           非常感谢您对此感兴趣。 我将附上原理图和光绘文件供您参考。

    此致

    Varun h re2e.ti.com/.../TPS56121_2D00_1_5F00_schm.pdfe2e.ti.com/.../Gerber_5F00_TPS56121_5F00_final.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    首先、您需要检查使能引脚以确保它是高电平。

    在原理图中、补偿似乎不正确。 您需要选择 LC 极点附近的补偿零点。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Vental、

    感谢您的反馈、因为我直接遵循了 WebBench 设计、无需担心补偿。
    您能否详细解释一下"选择 LC 极点附近的补偿零点"。

    此致
    变阻器
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    1、我认为原理图中 OUT 电容器的值不正确、在 WEBENCH 中、输出电容器为47uF*3。 如果增加输出电容、则需要调整环路的参数、例如 Ccomp3、CComp、Rcomp 的值  

    2、了解有关"选择 LC 极点附近的补偿零点"的说明。 我们知道,对于稳定的环路,我们希望增益衰减-20dB/十进制,当增益为0时,相位裕度为45度, 但对于电压模式控制(TPS56121)、电感和输出电容 将带来两个极点[1/(2*Pi *sqrt (LC))]、衰减率将变为-40dB/dec、因此当我们需要添加零点以抵抗极点时、这就是为什么选择 LC 极点附近的零补偿的原因。

    3、顺便说一下、更改输出电容器并检查电路、如果仍然无法正常工作、请捕获 SW、VIN、VOUT、EN 的波形。

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mao Vental、

                非常感谢您的详细解释。 将遵循您的指导原则并让您知道发生了什么。  

    此致

    变阻器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mao Vental、

    我们正在研究环路稳定性、另一个缺点是我们在电路板上观察到电源正常信号(引脚22、PGD)为0V、但在 EVM 电路板上观察到的是5V。 根据数据表、电源正常信号在何时为低电平

     

    但 EVM 和电路板上的 VFB 均为0V、PGD 信号变为低电平的其他原因是什么?  
    提前感谢...
    此致
    变阻器
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我看不到图像、您是否想再次上传?
    对于 PGD、如果输出正常、PG 引脚会由于高拉电阻器或 RPGOOD 而变为高电平。
    对于 VFB,如果 EVM 工作正常,VFB 必须为0.6V,可能您的 EVM 也无法正常工作。
    请在上电时捕获 SW、VIN、VOUT、EN 的波形
    顺便说一下,确保电感器的满意电流在电路中足够大。
    谢谢你