[参考译文] UCC3895：相移全桥输出断电保持时间无法满足要求

您好 Howard

UCC3895上没有特定的输入电压 UVLO 功能。 唯一的 UVLO 与器件上的 VCC 相关、该 VCC 必须保持在典型值为9V 的 UVLO (OFF)阈值以上。 我建议客户检查连接到器件的 VCC 轨的行为、以确认它没有意外下降、也没有噪声。 VCC 轨上的噪声或突然下降可能会触发器件 UVLO 并导致其关断。 此 UVLO 阈值当然会因器件而异、因此使用不同器件替换控制器确实可以解决该特定 PSU 上的问题。

如果 VCC 电源轨看起来正常、则可能有必要将一些发生故障的器件返回 TI、以便对其电气特性进行仔细检查。

请告诉我您的工作方式。

此致

Colin

您好 Howard

以下是需要考虑的其他一些事项...

您说总线减小时器件将"关闭"-这是否意味着 OUTx 信号完全停止开关。
检查 VREF 引脚、如果器件进入 UVLO、基准输出将降至0V。 您能否在 PSU "停机"后立即检查 VREF 是否正常、或 VREF 是否保持稳定。
如果 VREF 保持稳定、则系统可能会进入电流限制。 我假设它是被测量的输入电流。 客户应查看 CS 引脚并查看其是否达到2.5V 过流阈值、从而立即停止所有开关。 当然、该阈值可能因器件而异。 还值得捕获 CS 引脚波形的屏幕截图、以查看在保持时间内是否有任何变压器饱和迹象。

此致
Colin

下图：深蓝色- VCC、浅蓝色- VREF、绿色-输出。 我们可以看到、输出电压降低不是由 UVLO 引起的

下图：深蓝色- CS 引脚、绿色-输出电压、浅蓝色- OUTA。  我们可以看到、输出电压降低不是由 CS 引起的。

电压应降低、但器件之间的保持时间差异很大。 我计划将故障部件发送到 CQE 实验室、但我怀疑它是否能帮助我确定根本原因。 如果有任何想法、请告诉我。

您好 Howard

感谢您提供的补充信息、我同意您的结论

您能否查看这些信号

SS/EN 引脚上的波形-它应保持在大约4.6V 的直流电平。

COMP 引脚上的波形-

您能不能在三个点查看器件占空比-正常运行、Vo 从初始12V 降至大约11V 时 Vo 下降斜坡开始、Vo 下降斜坡达到大约2.5V 时、器件占空比结束。 目的是查看控制器是否在整个关断过程中以 Dmax 运行、或者占空比是否随着 Vout 的下降而下降。 最简单的方法是测量电源变压器初级侧的电压或输出电感器两端的电压。

您能否将原理图发送给我？如果您不想在此处发布、您可以直接通过 colingillmor@ti.com 将原理图发送给我  

此致

Colin