• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 205 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS659037：每相总容性负载

admin
Guru**** 2350880 points
Other Parts Discussed in Thread: TPS659037, AM5718
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/616471/tps659037-total-capacitive-load-per-phase

器件型号：TPS659037
主题中讨论的其他器件： AM5718

您好！

 《TPS659037设计指南》(SLIA088)第2.2.2节规定："每相总容性负载不应超过57μF μ F、包括负载上的去耦电容器。 μF 需要、将输出电容最小减小到20 μ F。"

我一直在查看 AM571x 工业开发套件(IDK)、其中 TPS659037 PMIC 与 AM5718 Sitara MPU 搭配使用。 多个 SMPS μF 具有100 μ A 以上的负载。 例如、为 VDDS_DDR 供电的 VSMPS3具有以下去耦电容器：

C278 = 47μF Ω
C441 = 100 μF
μF = 10 μ F
以及一些较小的值上限...

为什么开发套件不遵循建议？ 如果有、后果是什么？

此致
/F

  • 0
    TI__Guru**** 2350880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、感谢您在 e2e 论坛中的 TPS659037上发表您的问题。
    您的主题帖已分配给 TI 内部的专家、专家将尽快回复您的问题并尝试解决您的问题。

    此致、
    Eran。
  • 0
    TI__Guru**** 2350880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Fredda、

    我们知道、许多处理器、FPGA 和其他负载可能需要在负载上使用额外的电容。 因此、我们发布了一份应用手册、其中显示了在 SMPS 输出上更高输出电容下进行的测试。 只要在电路板上执行一些稳定性测试、确保您的特定电路板条件没有问题、输出上的电流可以高于47uF。

    我们的测试表明、在更高的电容下具有足够的相位裕度、并且 AM572x 和 AM571x 电路板上的稳定性也得到了确认。

    www.ti.com/.../swca286

    此致、
    Karl
  • 0
    TI__Guru**** 2350880 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢。 这对我的问题回答得非常好！

    此致
    /F