您好!
问题1. 有必要使用开漏配置驱动 TPS54824的 EN 引脚、还是只需正常 GPIO 即可?
问题2. 我计划从 UC/FPGA 的 GPIO 驱动'EN 引脚'。 GPIO 不是开漏引脚。 我无法确保 GPIO 在初始上电期间或复位期间接地。GPIO 可能处于
上电或复位期间的高阻抗状态。 但我需要确保 TPS54824在 GPIO 处于高阻抗状态时不导通。只有在 GPIO 处于逻辑状态时、降压转换器才必须导通
高电平(3.3V)。
要满足上述要求、所附图像中显示的配置是否足够?
跳线位置2&3:TPS54824将在具有电压分配或网络的12V 输入电源下默认启用
跳线位置1&2:TPS54824将根据微控制器的定序控制来启用(3.3V 逻辑)
问题3. 是否可以使用 EN 引脚同时实现 UVLO 功能和定序开/关?
提前感谢
Deepak V