大家好、
请查找随附的设计 I DID、用于从15V 和5V 输入获取3.3V 输出和5V 输出。
我设计了错误反馈以校正2个选项中的电压输出。
- 使用运算放大器。
- 使用电阻分压器从 Vesnse 获取电压、而不是输出电压。
纹波非常高、使用运算放大器时的纹波甚至更差。
请提供建议。
此致、
Shlomi
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
请查找随附的设计 I DID、用于从15V 和5V 输入获取3.3V 输出和5V 输出。
我设计了错误反馈以校正2个选项中的电压输出。
纹波非常高、使用运算放大器时的纹波甚至更差。
请提供建议。
此致、
Shlomi
您好 Katelyn、
请查找随附的布局。
关于波形、我目前没有 PCB、因此无法显示。
在下面的点标记中、R5 、R7、R14和 R17的重新定级大于4.99k Ω。
此致、
Shlomi
e2e.ti.com/.../DC_5F00_DC-ADAPTOR-OPTION3_2800_LM20323_2900_-REV01.pdf
您好、Shlomi、
您在哪些负载条件下测试看到较大的输出纹波? 您还能共享空载和负载的稳态波形吗?
此外、感谢您分享您的布局。 请查看我的以下评论:
电阻器的反馈走线 必须尽可能短。 添加运算放大器和接头后、布线会非常长。 这也可能 是运算放大器性能变差的原因。 但是、即使是没有运算放大器的 FB 的两个电阻器也很长。 这对于器件能够准确地感测误差放大器的 FB 电压至关重要。 请参阅以下示例。
来自 L1的 VOUT 迹线应在 R1之前看到 C9。 这也将使接地层在 IC 周围增大。 RPG (R1)迹线并不重要。 这可以通过第二层路由、也可以远离器件。
COMP 组件(C10、C8、R6)应尽可能靠近器件放置。 在此设计中、组件迹线穿过底层。 通过将 R1从 IC 移得更远、可以更轻松地实现这一点。 请参阅明天的示例。
4、引脚不应直接连接 AGND 和 GND。 具有位于 EP 下方的所有器件接地的单点接地。 补偿、反馈和软启动组件的接地连接应连接在一起、然后路由到器件的 EP 引脚。 AGND 引脚应连接到 EP 下的 GND。 如果处理不当、接地不良会导致负载调节性能下降或开关行为不稳定。
我已包含 EVM 的附加说明布局。 我对关键组件进行了注释。 请参考此图像。
此致、
Katelyn Wiggenhorn