• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 348 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65217：在关断时，VLDO4为1V，有无电池。 如何将其降至逻辑低电平？

admin
Guru**** 2393725 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/651787/tps65217-vldo4-is-1v-at-shutdown-with-and-without-battery-how-to-bring-it-down-to-logic-low

器件型号：TPS65217

我正在使用 BeagleBone Black 中提供的 TPS65217C (原理图 https://raw.githubusercontent.com/CircuitCo/BeagleBone-Black/rev_b/BBB_SCH.pdf )来测试原型。 我已经使用和不使用电池对其进行了测试。 BeagleBone Black 运行 elinux.org https://elinux.org/Beagleboard:BeagleBoneBlack_Debian#Flasher:_.28lxqt-4gb.29_.28All_BeagleBone_Variants_with_a_4GB_eMMC.29上的最新 debian 映像。  

从 Linux 发出"systemctl poweroff"命令。 我观察到 LDO4电压不会下降。 还观察到 VSYS 从5.5V 降至3.94V (I 正在使用4V 电池)

我可以清楚地看到 PMIC PWR_EN 位变为低电平。 从启动时的 I2C 消息中还可以看到、状态寄存器设置为在 PWR_EN 位变为低电平时启动断电序列。

我的问题是

  1. 为什么 VSYS 保持高电平？  
  2. 什么是阻止 PMIC 关闭？

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我已将您的请求指派给相关的应用工程师、我们将尽快回复您。 请注意、这是美国的休假时间、在回答您的问题时可能会有一些延迟。

    此致、

    Murthy
  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ajeya、

    我们对此器件的主要应用支持在节假日期间不在办公室、因此请允许有一些延迟。 感谢您首先搜索 E2E、我看到您在类似问题上的帖子、并感谢您的努力。 同时，我将努力提供一些指导。

    对于 VSYS、"systemctl poweroff"会向 PMIC 发送哪些 I2C 命令？ 这可能有助于解释电源路径为何将 VSYS 从 USB/AC 切换到电池电源(例如、如果 USB_EN 位设置为低电平)。 命令执行后、AC/USB 引脚是否仍通电？ 它们处于什么电压？

    在另一篇文章中、您提到 LDO4降至1V、这表明 LDO 本身不再进行调节。 Brian 曾建议、该电源轨实际上是通过其他 IC 泄漏而上拉的。 您可以运行几个测试。 第一种方法是向 LDO4添加一个小型下拉电阻器、并查看输出电压如何变化。 如果有一个通过外部芯片到 VSYS 的上拉电阻、那么您可以根据电压变化来计算该电阻。 或者、您可以切断将 PMIC 的 LDO4输出连接到电路板其余部分的迹线、以查看电压是在 PMIC 侧还是板尺寸上、但这会造成一些破坏。 您是否有 LDO4行为的示波器截图？
  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [主持人编辑：删除了 I2C 命令、因为它在查看此帖子时导致了延迟、并且看起来与问题无关]

    有关 I2C 流量、请参阅上述末尾。 以上是从启动到关闭的完整 I2C 通信(systemctl poweroff 命令)。

    上面的屏幕截图来自逻辑分析仪，其中显示 VSYS 将降至3.7V。 BBB 同时连接了电池和5V 适配器

    。 此处 LDO4对应于激发上方的 V3.3B

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [引用 user="Ajeya Anand"] VSYS 为什么保持高电平？

    处于关断状态时、VSYS 直接连接到 Vbat。 您观察到的是正常行为。

    [引用 user="Ajeya Anand"]什么会阻止 PMIC 关闭？

    没有。 您看到 VDD_3v3a (通常由 LDO4馈送)保持高电平的原因不是 PMIC、而是由于外部电流注入 AM335x 的 I/O、而 AM335x 通过 I/O 单元的内部保护二极管连接回 VDD_3v3a。 毋庸置疑、这种情况对处理器来说并不健康、绝对应该避免。

    该电流的来源是由 VDD_3v3b 供电的各种组件(主要是上拉电阻)、该组件由单独的 LDO (不是 PMIC 的一部分)提供、在您的场景中、该 LDO 会在不希望的情况下保持有效状态。 有关 此问题的讨论，请参阅此帖子和后续文章。

    最简单的权变措施是移除该 LDO (U4)并将其替换为 VDD_3v3a 和3v3b 之间的硬互连、 如下所示。

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Matthijs、

    感谢您在这些问题上提供指导、尤其是在节假日期间。

    我要为 Ajeya 添加的一项内容是数据表第38页的"器件功能模式"一节介绍了 VSYS 的行为、第39页的流程图显示了 VSYS 在电源路径关闭时连接到 VBAT、正如 Matthijs 所述。
  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    有没有帮助  

    如果在关断前我使用 MUXCTRL 寄存器= 0x00禁用多路复用器？

    我希望 完全关断、此时 VSYS 不应由电池供电。

  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢您 Matthijs。 我需要在那里使用稳压器来驱动更高的负载。 PMIC LDO4电源的最大电流为400mA、要求为1A。 是否有其他方法可以解决此问题？
  • 0
    TI__Guru**** 2393725 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [引用 USER="Ajeya Anand">如果在关断之前使用 MUXCTRL 寄存器禁用 MUX、是否有帮助？

    我希望 完全关断、此时 VSYS 不应由电池供电。

    此处模拟多路复用器不相关。 无法阻止 VSYS 在关断状态下连接到电池、这是硬连线行为。

    [引用 user="Ajeya Anand">谢谢 Matthijs。 我需要在那里使用稳压器来驱动更高的负载。 PMIC LDO4电源的最大电流为400mA、要求为1A。 是否有其他方法可以解决此问题？[/引述]

    您可以使用外部稳压器、但需要非常小心地处理两个电源域(由 VDD_3V/LDO4供电的 AM335x 的 I/O 和您的外部硬件)之间的信号交叉。 例如、您可以使用电平转换器、也可以使用由 RESET 信号启用的总线开关来隔离连接。

    由于在 AM335x I/O 和由 VDD_3V3B 供电的 BBB 上的各种硬件之间没有进行此类注意、因此稳压器 U4仍应替换为硬连接。