This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A47:有关启用/禁用 TPS7A47xx LDO 输出的问题

Guru**** 2341440 points
Other Parts Discussed in Thread: TPS7A47
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/613310/tps7a47-questions-about-enable-disable-of-ldo-output-of-tps7a47xx

器件型号:TPS7A47

你(们)好。

我已应用 TPS7A4701在电路中实现低噪声电源。 为了实现"3.3V"的输出电压、使用"3.8V"作为输入电源。

详细电路请参考下图。

为了控制 LDO 输出(开/关)、LDO 的使能引脚与100k Ω 下拉电阻一起分配给 MCU 的 GPIO、

我确认 GPIO 控制已清除。 (状态为3.3V (开)或0V (关)。)

这里的问题是、将 GPIO 设置为"低电平"不会关断 LDO 输出。 (在本例中、输出电压电平为1.3V。)

为了实现正常的关闭操作、请确认要修改的零件。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Seungun、

    当 TPS7A47被禁用时、输出上没有下拉电阻。 唯一可能的下拉源是输出端的负载或负载电阻器。 为了在所有可能的输出电压上实现极低的噪声、这个架构的独特之处在于、带隙被增益并随后被过滤。 这与 SENSE/FB 引脚进行了比较、您可以在下面的方框图中看到该引脚没有下拉电路。

    您是使用 EVM 还是在您的系统中进行测试? 如果在 EVM 上、我认为很明显、在器件被禁用后、没有太多可以将 Vout 拉低。 在一个系统中、我认为附加的负载将有助于更快地降低 Vout、但这实际上取决于负载的性质。

    我希望这能为您提供一些想法。

    此致、