请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：UCC27537 UCC2753x 数据表指出了"当输入悬空或 VDD UVLO 期间、输出保持低电平"特性。 但是、没有指定任何行为。 理想情况下、数据表应提供一条曲线、显示低于 UVLO 阈值的电压下的灌电流与 Vdd、假设该函数是自偏置的、而不是简单的电阻器。 请提供任何可用的信息、以便用户确定此驱动器是否具有足够的灌电流能力、从而确保驱动器件在承受高功率增益 dv/dt 时保持关断状态。
此外、使能功能说明、图表和真值表不一致。 第9.3.3节规定"如果需要、使能也可由低压逻辑驱动以启用和禁用驱动器。" 但是、驱动器似乎从未被实际禁用(在高侧和低侧器件都为高阻抗时、绝不会出现这种情况)。 相反、当器件未启用时、所有型号似乎都下拉-请确认。
最后、UCC27537的真值表似乎错误。 芯片方框图表示第二行到最后一行(使能和输入高电平)应导致高输出-请确认。 请注意、另一张海报要求对此进行澄清、但问题未得到解答。
