This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMR14030-Q1:EMI:标准的 Δ Σ 杂散和 CLK 谐波

Guru**** 2373240 points
Other Parts Discussed in Thread: LMR14030-Q1
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/638680/lmr14030-q1-emi-exceed-the-standard-spurious-and-clk-harmonic

器件型号:LMR14030-Q1

尊敬的 TI:

  ,在我们的项目中使用 DC2DC LMR14030-Q1的杂散和 clk 谐波非常大。

 当负载 非常低时、我发现杂散很小

但当电流高于1A 时、寄生电压非常大。

 杂散 发生在30~300m 的频率范围内。

 ‘s,clk 和 it 谐波也很大。

 除了 添加屏蔽层?外、我还能做些什么来降低 EMI

 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    拆下 C20并再次检查扩频
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    高虚拟化:

     当我移除 C20时、展频没有改善。

     我还能做什么?

     谢谢!

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尝试使用 R1=k 3Ω Ω、C17=680pF。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    PCB 布局是优化 EMI 的首要因素、请上传您的 PCB 布局以进行检查。

    R1=1K? 请尝试 4.7以查看是否有任何改进。

    另一种解决 方案是增加与 C7串联的4.7--10 Ω 电阻、以限制高侧 FET 开关速度。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Gavin:

    最强 的噪声为477k (clk)、 其谐波,3Ω 477kHz 噪声是使用 R1=k Ω、C17=680pF 时的改进。

    如何降低 clk (477K)的噪声及其谐波?

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    是否要在输入电容器前面放置一个2.2uH 的电感器? 例如7440660022。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Gavin:

    没有可放置2.2uH,的空间、但我可以尝试

    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Andy:

    使用 R1=k 3Ω Ω、C17=680pF 并与 C7串联添加6.8 Ω 电阻器没有任何改进、

    谢谢!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

     PCB 布局  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我这边有一些建议:

    1.将 D3靠近 SW 引脚和 GND 放置、 这是 EMI 性能的关键环路。 在您的布局中、它太远了。

    2.确保 C6、C5、C4等高频电容靠近 Vin 引脚和 GND。 这也是 EMI 性能的关键环路。 我看到了您的布局、您将它们放在背面。您最好将它们放在与 IC 相同的一侧。

    您可以将散热焊盘连接到 GND 以帮助改善热性能。

    下面是一个布局示例供您参考:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    感谢您的建议

    我对一些项目(如:)进行了鉴定

    1) 1)将 D3靠近 SW 引脚和 GND 放置

    2)将1nf 靠近 Vin 引脚和 GND 放置

    但它没有改进到477K、它是谐波

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    感谢您的建议。

    我尝试执行一些操作、例如:

    1)将 D3靠近 SW 引脚和 GND 放置

    2)将 1nf 靠近 Vin 引脚和 GND 放置。

    但是477kHZ 的噪声没有改善、而且是谐波

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如果您专注于改善477kHZ 噪声及其谐波、那么高效的方法是使用如下所示的滤波器:添加电感 器 Lin、例如7440660022+添加 Cin3和 Cin4。