请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS7A6650H-Q1 您好！
我们有一个应用、其中电源监控由具有3.3V IO 的 FPGA 完成。 将上拉电阻器上拉至3.3V 是否存在任何问题、上拉电阻器的最大值是多少、当前为180K
谢谢
您好！
我们有一个应用、其中电源监控由具有3.3V IO 的 FPGA 完成。 将上拉电阻器上拉至3.3V 是否存在任何问题、上拉电阻器的最大值是多少、当前为180K
谢谢
您好！
数据表指定 PG 的工作电压范围为0V 至5.5V。由于这是开漏输出、因此建议使用漏源电压、以确保内部下拉 FET 不会损坏。 由于 FPGA 的逻辑电压为3.3V、因此可能损坏该 FET 不会出现问题。
应选择上拉电阻器、以确保 PG 引脚保持在逻辑阈值范围内。 下限可确保当内部 FET 处于低阻抗状态时 PG 为逻辑低电平。 从数据表中可以看出、内部下拉 FET 在此状态下将消耗0.5mA 电流、逻辑低电平阈值为0.4V：
3.3 - IOL * RPU <容积
RPU >(3.3 - 0.4)/ 0.5mA = 5.8k Ω
对于180千欧、您不会有任何问题。 当 PG 处于开漏(高阻抗)状态时、泄漏电流为1uA。 上拉电阻器的上限将取决于使用 PG 输出的器件的逻辑高电平阈值。 如果我们将其表示为 VOH：
3.3 - Ileakage * RPU > VOH
使用 RPU = 180千欧、
3.12 > VOH
如果您的器件与 PG 引脚下游的逻辑高电平阈值低于3.12V、则上拉电阻器正常。 如果不是、则可以按如下方式计算最大值：
RPU <(3.3 - VOH)/Ileakage =(3.3 - VH)/1uA
上述所有电流和逻辑阈值均可在电气特性表的 RESET (PG)下找到
谢谢、
Gerard
