This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP8860-Q1:EMI 问题

Guru**** 2526700 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/735661/lp8860-q1-emi-problem

器件型号:LP8860-Q1

尊敬的 TI 专家,

我现在在显示项目中使用 LP8860A-Q1、  但在80M/90m/100MHz~下未通过 EMI 导通测试

您能就此提供任何建议吗?

我们使用近场频谱来测试 LP8860、我们确实找到了10MHz 峰值频率及其谐波、并且 VDD 引脚会产生很多~μ s 的频率

我想知道 为什么10MHz 频率耦合到 VDD 引脚?

如数据表中所述、它们是10MHz 内部振荡器。

我将 PLL 接线、这毫无意义。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    我们提供了有关 LP8860 EMI 设计指南的应用手册、如下所示。 如图61和图63所示、我们还可以看到10MHz 的倍数处的大谐波值。 但是、采用适当的设计并考虑应用手册中的所有要点、EVM 可以轻松通过 EMI 测试。

    www.ti.com/.../snva813.pdf
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    好的,我得到了~非常感谢~
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    关于10MHz 时的谐波,您能给我一些关于如何避免的建议吗?
    原因我发现 EMI 设计指南的注释主要针对升压电路~
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    这是内部时钟、不容易处理。 由于您提到 VDD 引脚是耦合的、您是否可以尝试在 VDD 引脚上添加高频电容?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    由于不活动、我将关闭此线程。 如果您有更多问题、只需直接答复即可、它将再次打开。 非常感谢。