This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS55165-Q1:无法将稳压输出转换为1K 欧姆负载

Guru**** 2520950 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/737344/tps55165-q1-unable-to-get-regulated-output-into-1k-ohm-load

器件型号:TPS55165-Q1

  我在 PCB 上安装了 TPS55165。 输入范围为8至18V。 输出电压为12V、 所需电流最大为320mA、典型值为120mA。 双面板、底部是接地层。 根据数据表、所有电容值。 当我打开它时、我会得到3到10伏的输出电压。 有时、我必须在输入电压达到10V 之前上下改变输入电压。 我使用3个陶瓷电容器和2 x 1 uF 将 VREG 上的电容器增加到了6.8uF。 输出 C 为2 x 22uF、具有.01和.1uF。  输入 C 为2x2.2uF、15uF 钽电容器、0.1和.01uF 电容器。  IGN 为高电平、PS 和 IGN_PWRL 为低电平。 PG_DLY 接地(尝试连接到 VREG、无变化)。 有时上电时 PG 为高电平(100K 至+5上拉)、有时保持低电平。 布局与所示的布局类似、所有布局都非常紧凑、并具有接地层。

  底线是、在任何情况下、我都无法使它输出12V 电压。 是否有任何关于要检查的内容的想法? 如果不是、我将尝试一些不同的器件、因为我不能在生产环境中冒险这种挑剔的事情。

 数据表不是我从 TI 看到过的最好的数据表。 我不确定 IGN_PWRL 被称为"锁存器"意味着什么。 我将介绍数据表中的第8.4.3节和图16、这意味着您只需上拉 IGN (我具有1K 至+5)并将 PS 和 IGN_PWRL 接地。  我只希望它打开并在加电时保持打开(无低功耗)。 无论我使用什么、我都会首先切割测试板(这是整个系统的第一个原型)。 它实际上应该像放置在无源器件上并输出12V 电压一样简单。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    请附上 sch 和 PCB 布局。 或难以确定。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是原理图和 PCB 布局。 接地层位于 PCB 的底部。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的先生:

    布局非常差。 有许多引脚非常敏感、例如 VOUT_SENSE 引脚。 许多迹线太薄。 输入电容和输出电容上的电源 GND 仅通过一个小过孔连接到 IC、这将导致布线上出现高阻抗并产生大噪声。

    请根据第36页上的示例布局更改布局。 也可以参考 TPS55165 EVM 板。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我不确定我是否听从您的意见。 输入电容器接地有4个过孔、其中两个过孔距离器件小于0.25"。 在输出上、有.01和0.1直接连接、然后较大的大容量仅为.35"。
    虽然在输出端、接地和 Vout 的位置良好、但在输入端、引脚1接地引脚在良好的输入旁路状态下确实是一个糟糕的地方。 如果放置如此重要、引脚排列应适合您。 细间距部分也使得很难有较大的布线。
    数据表中的布局图很难遵循、评估板手册中显示了布局、但缺少透明的顶部箔层。 我的布线宽度和间隙最小值为10mil。
    我需要一个双面板解决方案、所有部件都位于顶部。 虽然这可能是一个很好的器件、但我认为它对放置太挑剔、引脚位置不支持干净的解决方案。
    感谢您的回答。 我喜欢该部件的概念及其工作方式-它上面的微控制器、复位输出的扩频。 我不愿意使用需要一个精确定位方案的器件。 或许下一代器件更易于使用。 目前、我需要找到另一种解决方案、在小型测试板上尝试(这是在最终产品板上切割的)、然后再做另一个大型原型设计。
    这是一个不错的器件、但对于所有连接都位于顶部的2层电路板来说并不好、因为这些器件必须远离芯片100mil。
    无需再作答复、再次感谢您的帮助。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    实际上、如果遵循数据表、布局并不复杂。 输入电容或输出电容仅使用2-4个通孔连接 IC  、远小于所需的通孔数。 我附上了一个清晰的组件连接方式图片。

    最好在顶层覆铜较大的覆铜平面、这样它们就可以直接连接。  请查看下图: