• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 160 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS659039-Q1：电源序列

admin
Guru**** 2521070 points
Other Parts Discussed in Thread: TPS659039-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/736859/tps659039-q1-power-sequency

器件型号：TPS659039-Q1

大家好、

我的客户对 tps659039的电源序列有一些疑问、请帮助检查：

xi-osc0比 vddshv8提前6.6ms 上电、这与所需的电源序列不同？ 是否存在风险以及如何改进？  

2.与 VDDA-RTC 和 VDDA-Abe-PER 类似的问题是，实际测试显示 VDDA-Abe-PER 比 VDDA-RTC 早0.58ms。

OTP 版本为 O9039A387IZWSRQ1。 谢谢

东宝

  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    我已将您的请求指派给负责的应用工程师、我们将尽快回复您。

    此致、

    Murthy
  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    另一个问题是、是否对 tps659039的电源序列有任何要求？ 5V 用于为 LDO7_LDOUSB_IN、LDOUSB_IN2和 LDO12_IN 供电、3.3V 用于为其余 LDO 和降压供电。 5V 和3.3V 是否有时序要求？
  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    东宝

    大家好、希望你们做得好。 在电源序列开始之前、5V 和3.3V 电源应该为高电平。 它们的出现顺序无关紧要。 如果它们在电源序列开始之前未出现、SMPS 和 LDO 电源轨可能会显示错误的短路检测。

    在您的定序问题上、我认为您是指 TPS659039-Q1的 VRTC？ 该电源轨始终开启、预计在 OTP 电源序列开始前~6ms 处于高电平。 如果客户在跟踪 TPS659039-Q1与 AM57xx 处理器的平台连接、则加电序列时序不应存在任何问题。 (用户指南： www.ti.com/.../swcu175c.pdf)

    请告诉我这是否能解答您的问题。

    谢谢、
    纳斯塔莎
  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Nastasha、

    感谢您的回复。

    我只上传了第一张图片中的错误图片、 我确定他们遵循了建议、这对处理器没有问题。 但是、测试结果有一些差异。

    东宝

  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    东宝

    我不确定客户使用的是哪款处理器、因此我不知道这里是否存在任何风险。 您可以在处理器论坛上提出此问题吗？ 处理器团队将更好地了解处理器是否存在风险。 如果您有任何 PMIC 问题、请告诉我。 否则、我将关闭此线程。

    谢谢、
    纳斯塔莎
  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如数据表所述：  在 PORz 置位后、可以随时关闭 XI_osc0、并且必须在 VDDA_osc 电压轨关断之前关闭

    晶振信号 XI_osc0由 PMIC 输入电源 VDDA_osc 控制、  但由于数据表中的加电序列，XI_osc0在 VDDA_osc 打开后经过很长时间延迟。

    我们的测量结果是相同的、因此我们想知道是否需要根据数据表进行设计？

  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    冯

    这不是 TPS659039-Q1数据表的一部分。 我要将此主题移至处理器论坛。

    谢谢、

    纳斯塔莎

  • 0
    TI__Guru**** 2521070 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Feng：
    将时钟从图上开始的时刻视为允许的最后时刻。 如果此时存在 VDDA_osc、则允许早期启动。 PMIC 应该已经在处理此问题。
    如果时钟通过 XO 和 XI 引脚上的晶体、则用户也无法控制时钟启动。
    最后但同样重要的是、让我们不要忘记时钟振荡器需要一些时间来稳定在所需的频率、它们不会立即启动。

    此致、
    STAN