• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 405 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS7A54-Q1：更改 C_NR/SS 电容值后、V_NR/SS 电压不稳定

admin
Guru**** 2493545 points
Other Parts Discussed in Thread: CDCI6214, TPS7A54-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/713442/tps7a54-q1-unstable-v_nr-ss-voltage-after-changing-c_nr-ss-cap-value

器件型号：TPS7A54-Q1
主题中讨论的其他器件：CDCI6214、

您好！

我们的团队最近创建了一个电路板、我们需要在其中为 CDCI6214供电、该器件需要超过3ms 的电压电源斜坡时间。 我们选择使用 TPS7A54-Q1为器件提供1.8V 电压、但在 NR/SS 引脚上使用了100nF 电容。 这导致了大约10-12 ms 的电源斜升、这为我们带来了问题、因为 CDCI6214电源斜升时间要求。 请在下方找到 TPS7A54-Q1原理图和布局。

原理图：

布局：

在对电路板进行返工之前、我能够看到 NR/SS 引脚电压稳定为0.78V、VOUT = 1.778V、这符合预期。

然而、在我按照数据表建议将这个电容值更改为10nF 后、NR/SS 引脚电压变为0.2-0.3V、随着时间的推移、NR/SS 电压缓慢下降、就像它以某种方式放电一样。 电源正常电压为0.2V、VOUT < 1V

接下来、我从 NR/SS 引脚上完全移除了电容。 当我这么做时、NR/SS 引脚电压从1.2V 开始、随着时间的推移、NR/SS 电压缓慢也会降低。 但是、这次电源正常电压和 VOUT 似乎以大约等于 VIN 的电压线性跟踪。

我不确定这是 IC 损坏的迹象、还是在更改电容值时这是预期行为。 有什么关于正在发生什么事的建议？

谢谢、

Michael

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Michael、

    NR/SS 引脚提供对内部基准的访问、以便外部电容器有助于对基准进行滤波。 根据您的描述、您可能会发现 NR/SS 引脚上存在意外泄漏路径(例如返工产生的残余磁通)。 由于输出电压是基准电压的增益版本、因此如果 Vref 被拉低、则 Vout 也将为低电平。

    由于此问题在 NR/SS 引脚返工期间开始、您能否进行目视检查以确保所有残留磁通均已正确清洁？

    非常尊重、
    Ryan
  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Ryan、

    感谢您的快速响应！

    根据用于根据 NR/SS 引脚上观察到的电压推导 VOUT 的数据表公式、数学运算会进行检查、我看到 NR/SS 引脚电压允许我可靠地计算 VOUT、即使 NR/SS 电压不是我预期的0.8V。 这可能表明 TPS7A54-Q1仍正常工作。

    我将检查残留磁通、以确保其已正确清洁。 这个问题只发生在我返工之后、因此我认为原因与返工相关。 当我们从晶圆厂接收电路板时、这些稳压器的电源电压始终是可靠的。

    假设返工是问题、该泄漏路径是否还会解释 NR/SS 引脚上未组装电容器时、NR/SS 电压为什么会在0.8V 以上开始关断？ 我可以理解来自无意漏电路径的放电行为、但我的直觉假设 NR/SS 电压从0.8V 开始并通过漏电路径放电、而不是从远高于0.8V 的电压开始。 有什么想法吗？

    谢谢、

    Michael
  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Michael、

    当 LDO 被禁用时、基准电压也被禁用。  LDO 启用后、Vref 将斜升。  请记住、INR/ss 小于10uA；因此、只需少量泄漏电流即可影响 Vref。   

    如果小泄漏路径在返工过程中来自磁通、这实际上看起来像是 NR/SS 和 GND 之间的电阻器。  无论是否已组装 CNR/ss、该电阻器都将存在。

    另一个需要考虑的因素是、当您测量 NR/SS 上的基准电压时、您的设备也可能会添加负载并影响基准电压。

    非常尊重、

    Ryan

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    经过几天的进一步调试、我认为问题是由于您怀疑 TPS7A54-Q1下方残留磁通。 我认为这是由于器件下方的通量、因为在用异丙醇清洁表面和引脚周围之后、我仍然注意到这种奇怪的放电效应。

    我还注意到、即使 NR/SS 电压测量值远高于预期(1V 至2V 之间的任何值)、如果我等待5-10分钟、NR/SS 引脚上的电压最终稳定回到大约0.8V、并且只要我继续提供 VIN、就保持稳定。 我想知道返工是否有两种类型的漏电路径、一种是进入 GND、另一种是进入 VIN、在加电时最初形成分压器：

     

    在5-10分钟后、NR/SS 电压稳定在0.8V 左右后、我终于能够在 LDO 稳压器输出上看到正确的编程电压、并保持稳定。 在一段时间后、漏电路径似乎最终"消失"。

    作为一个额外的调试措施、我有一些电路板展示了这个问题、并使用了一个新的 IC 进行了返工。 在此过程中、在安装新 IC 之前、对电路板上的封装进行彻底清洁。 对于这些具有新 IC 的电路板、在加电时立即看到正确的电压输出没有问题。 此处未观察到放电效应。

    在我的应用中、LDO 提供比3ms 快得多的电源非常重要。 为此、我决定移除 NR/SS 引脚上的电容。 我在数据表上看到、这意味着我将无法获得最大的交流性能。 但除此之外、我是否还支付了任何其他明显的"罚金"、以换取该 LDO 产生的尽可能快的上升时间？

    谢谢、

    Michael  

  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Michael、

    一个外部 CNR/ss 提供两个功能。 SS 功能是软启动。 较大的电容器将增加启动时间、较小的电容器(或无电容器)将减少启动时间。

    NR 功能是 LDO 完全启用时的状态。 在这里、电容器对我们的内部基准执行滤波功能。 减小或消除电容器将增加 LDO 噪声、如数据表图14所示。

    非常尊重、
    Ryan
  • 0
    TI__Guru**** 2493545 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    我认为移除 C_NR/SS 电容器所产生的 LDO 噪声折衷在我的当前用例中是可以接受的。  

    这解决了我的问题。 再次感谢！

    此致、

    Michael