This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPS65218:PWR_EN 引脚设计

Guru**** 2493175 points
Other Parts Discussed in Thread: TPS65218

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/708948/tps65218-pwr_en-pin-design

器件型号:TPS65218

你(们)好,先生

根据规格、我们发现 PWR_EN 引脚通过100K 电阻器下拉。  

我们添加了一个 PWR_EN 下拉电阻器、该值需要小于8k 才能解决一个问题。

您能否检查电阻器的值是否可以小于8k?

BR

Yimin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Yimin、

    您的问题已转交给负责 TPS65218的应用工程师。 他将回答你的问题、谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yimin、

    该规范要求在原理图的 PWR_EN 网络上的设计中添加一个外部下拉电阻器、并且该电阻器的建议值为100k 欧姆。

    没有内部下拉电阻器。

     您可以在数据表第23页的第5.2节功能方框图中看到下拉电阻器的外部放置。

    PWR_EN 是一个输入引脚、无需额外的电路、因此只要在设计中使用8k Ω 下拉电阻器时满足 VIH 和 VIL 要求、PMIC 就不会出现任何问题:

    • VIH、PWR_EN = 1.3V (PWR_EN 被视为逻辑高电平的最小值)
    • VIL、PWR_EN = 0.4V (PWR_EN 被视为逻辑低电平的最大值)

    使用8k Ω 电阻时、处理器(SoC)的高侧驱动器将产生更多电流。

    如果 VIO、PWR_EN = 1.8V、则只要 PWR_EN 为高电平、就会使用1.8V/8kOhm = 0.225mA 的电流。

    对于建议使用的100k Ω 电阻器、只要 PWR_EN 处于高电平、就会使用1.8V/100k = 18uA 的电流。 这种情况显著降低、并将延长电池供电应用的电池寿命。