请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:TPS54418 大家好、
我对从外部时钟更改为 RT/CLK 电阻时的输出电压摆幅有疑问。
如果要在时钟的下降沿移除外部系统时钟、则输出电压会摆动。
这里的问题是、是否有任何方法可以降低输出电压摆幅电平?
谢谢、
Kai
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.